কন্ট্রোল ইউনিট — হার্ডওয়্যার্ড কন্ট্রোল

১ · কন্ট্রোল ইউনিট — L17-এর FSM-এর বাস্তব রূপ

L28-এর ডেটাপাথে বহু জায়গায় সিদ্ধান্ত নেওয়া দরকার — ALU-এর দ্বিতীয় ইনপুট রেজিস্টার হবে না immediate, ফলাফল রেজিস্টার ফাইলে লেখা হবে কিনা, মেমরি পড়তে হবে কিনা ইত্যাদি। কন্ট্রোল ইউনিটControl Unitডেটাপাথের সব সিগন্যাল নিয়ন্ত্রণকারী উপাদান। হলো ঠিক এই সিদ্ধান্তগুলো — কন্ট্রোল সিগন্যাল আকারে — তৈরি করার দায়িত্বে থাকা উপাদান। L17-এ শিখেছিলেন ফাইনাইট স্টেট মেশিন (FSM) কী — কন্ট্রোল ইউনিট আসলে সেই ধারণারই একটি বাস্তব বাস্তবায়ন: সিঙ্গেল-সাইকেল ডিজাইনে, বর্তমান ইনস্ট্রাকশনের opcode-ই কার্যত সেই "স্টেট" যা সব আউটপুট সিগন্যাল নির্ধারণ করে।

২ · হার্ডওয়্যার্ড কন্ট্রোল — ফিক্সড কম্বিনেশনাল লজিক

হার্ডওয়্যার্ড কন্ট্রোলHardwired Controlopcode ইনপুট নিয়ে সরাসরি ফিক্সড কম্বিনেশনাল লজিক দিয়ে কন্ট্রোল সিগন্যাল আউটপুট তৈরি করা। পদ্ধতিতে, কন্ট্রোল সিগন্যালগুলো তৈরি হয় একটি ফিক্সড কম্বিনেশনাল সার্কিট দিয়ে (L04-L07-এর গেট দিয়ে তৈরি) — যা ইনস্ট্রাকশনের opcode (এবং প্রয়োজনে অন্য ফিল্ড)-কে ইনপুট নিয়ে সরাসরি প্রয়োজনীয় সিগন্যাল মান আউটপুট করে। এর সুবিধা: এটি দ্রুত — কম্বিনেশনাল লজিক হওয়ায় কোনো অতিরিক্ত ক্লক সাইকেল দরকার হয় না, ফলাফল প্রায় তাৎক্ষণিক পাওয়া যায়। কিন্তু এর একটি গুরুত্বপূর্ণ সীমাবদ্ধতা: এটি অনমনীয় — ISA-তে একটি নতুন ইনস্ট্রাকশন যোগ করতে হলে এই সার্কিটটিকে শারীরিকভাবে পুনর্ডিজাইন করতে হয় — একটি বাস্তব, গুরুত্বপূর্ণ হার্ডওয়্যার-ইঞ্জিনিয়ারিং খরচ (L30-এর বিকল্প পদ্ধতির সরাসরি অনুপ্রেরণা)।

৩ · কন্ট্রোল সিগন্যাল টেবিল — মূলত একটি Truth Table

ব্যবহারিক ডিজাইন টুল হলো একটি কন্ট্রোল সিগন্যাল টেবিল — প্রতিটি opcode-কে ঠিক কোন কন্ট্রোল সিগন্যাল সংমিশ্রণের সাথে ম্যাপ করা দরকার তার একটি টেবিল (যেমন R-type ADD-এর জন্য RegWrite=1, MemRead=0, ALUOp=ADD)। এটি আক্ষরিক অর্থেই L04-এর truth table-এর একটি রূপ — opcode বিটগুলো ইনপুট, কন্ট্রোল সিগন্যালগুলো আউটপুট।

নিচের কোড সেলে generate_control_signals(opcode) একটি dict-ভিত্তিক লুকআপ টেবিল হিসেবে ৫টি ইনস্ট্রাকশন টাইপের জন্য এই সিগন্যালগুলো তৈরি করে, এবং পুরো টেবিল প্রিন্ট করে যাচাই করে যে প্রতিটি সংমিশ্রণ স্বতন্ত্র ও সঠিক।

# -- হার্ডওয়্যার্ড কন্ট্রোল সিমুলেশন: এই dict-লুকআপ opcode থেকে সিগন্যাল আউটপুটের সেই কম্বিনেশনাল সার্কিটকেই প্রতিনিধিত্ব করছে

def generate_control_signals(opcode):
    """একটি ফিক্সড লুকআপ টেবিল -- বাস্তব হার্ডওয়্যারে এটি গেট দিয়ে তৈরি কম্বিনেশনাল লজিক"""
    table = {
        'ADD':   {'RegWrite': 1, 'MemRead': 0, 'MemWrite': 0, 'ALUOp': 'ADD', 'Branch': 0, 'ALUSrc': 0},
        'ADDI':  {'RegWrite': 1, 'MemRead': 0, 'MemWrite': 0, 'ALUOp': 'ADD', 'Branch': 0, 'ALUSrc': 1},
        'LOAD':  {'RegWrite': 1, 'MemRead': 1, 'MemWrite': 0, 'ALUOp': 'ADD', 'Branch': 0, 'ALUSrc': 1},
        'STORE': {'RegWrite': 0, 'MemRead': 0, 'MemWrite': 1, 'ALUOp': 'ADD', 'Branch': 0, 'ALUSrc': 1},
        'BEQ':   {'RegWrite': 0, 'MemRead': 0, 'MemWrite': 0, 'ALUOp': 'SUB', 'Branch': 1, 'ALUSrc': 0},
    }
    return table[opcode]

opcodes = ['ADD', 'ADDI', 'LOAD', 'STORE', 'BEQ']
signal_names = ['RegWrite', 'MemRead', 'MemWrite', 'ALUOp', 'Branch', 'ALUSrc']

print(f"{'opcode':<8}" + "".join(f"{name:<11}" for name in signal_names))
print("-" * 74)
all_signals = {}
for op in opcodes:
    sig = generate_control_signals(op)
    all_signals[op] = sig
    print(f"{op:<8}" + "".join(f"{str(sig[name]):<11}" for name in signal_names))

# ---- যাচাই: শুধু LOAD-এর MemRead=1, শুধু STORE-এর MemWrite=1 ----
mem_readers = [op for op in opcodes if all_signals[op]['MemRead'] == 1]
mem_writers = [op for op in opcodes if all_signals[op]['MemWrite'] == 1]
print(f"\nMemRead=1 যাদের জন্য: {mem_readers}")
print(f"MemWrite=1 যাদের জন্য: {mem_writers}")

assert mem_readers == ['LOAD'], "শুধু LOAD-এরই MemRead=1 হওয়া উচিত!"
assert mem_writers == ['STORE'], "শুধু STORE-এরই MemWrite=1 হওয়া উচিত!"
assert all_signals['BEQ']['Branch'] == 1 and all(all_signals[op]['Branch'] == 0 for op in opcodes if op != 'BEQ')
print("\nযাচাই সফল -- মেমরি-সংক্রান্ত ও ব্রাঞ্চ সিগন্যাল প্রতিটি opcode-এর জন্য সঠিকভাবে স্বতন্ত্র।")