মাল্টি-সাইকেল ডেটাপাথ

# -- মাল্টি-সাইকেল ডেটাপাথ সিমুলেশন: সাইকেল-বাই-সাইকেল FSM, রেজিস্টার/মেমরি Python dict/list

class MultiCycleDatapath:
    def __init__(self, registers, data_memory):
        self.registers = registers
        self.data_memory = data_memory

    def run(self, instr):
        cycle = 0
        trace = []

        # সাইকেল ১: Fetch (সব ইনস্ট্রাকশনের জন্য প্রযোজ্য)
        cycle += 1
        trace.append((cycle, 'Fetch', f"ইনস্ট্রাকশন আনা হলো: {instr['op']}"))

        # সাইকেল ২: Decode (সব ইনস্ট্রাকশনের জন্য প্রযোজ্য)
        cycle += 1
        rs1_val = self.registers[instr['rs1']]
        detail = f"r{instr['rs1']}={rs1_val}"
        if instr['op'] == 'ADD':
            detail += f", r{instr['rs2']}={self.registers[instr['rs2']]}"
        trace.append((cycle, 'Decode', f"রেজিস্টার পড়া হলো: {detail}"))

        # সাইকেল ৩: Execute -- ALU (প্রথমবার ব্যবহার -- হার্ডওয়্যার পুনর্ব্যবহারের সুযোগ পরে LOAD-এ প্রযোজ্য হলে হতো)
        cycle += 1
        if instr['op'] == 'ADD':
            alu_result = rs1_val + self.registers[instr['rs2']]
        else:  # ADDI, LOAD
            alu_result = rs1_val + instr['imm']
        trace.append((cycle, 'Execute', f"ALU ফলাফল = {alu_result}"))

        # সাইকেল ৪ (শুধু LOAD/STORE): Memory
        mem_val = None
        if instr['op'] == 'LOAD':
            cycle += 1
            mem_val = self.data_memory.get(alu_result, 0)
            trace.append((cycle, 'Memory', f"mem[{alu_result}] পড়া হলো = {mem_val}"))
        else:
            trace.append((None, 'Memory', "(এড়িয়ে যাওয়া হলো -- এই ইনস্ট্রাকশনের দরকার নেই)"))

        # চূড়ান্ত সাইকেল: Writeback
        cycle += 1
        result = mem_val if instr['op'] == 'LOAD' else alu_result
        if instr['rd'] != 0:
            self.registers[instr['rd']] = result
        trace.append((cycle, 'Writeback', f"r{instr['rd']} = {result}"))

        return trace, cycle


registers = [0, 10, 20, 0, 0, 0, 100, 0]
data_memory = {100: 42}
cpu = MultiCycleDatapath(registers, data_memory)

print("=== ADD r3, r1, r2  (r1=10, r2=20) ===")
add_trace, add_cycles = cpu.run({'op': 'ADD', 'rd': 3, 'rs1': 1, 'rs2': 2})
for c, stage, msg in add_trace:
    label = f"সাইকেল {c}" if c is not None else "  --  "
    print(f"  [{label:^9}] {stage:<10} {msg}")
print(f"ADD মোট সাইকেল লেগেছে: {add_cycles}\n")

print("=== LOAD r5, 0(r6)  (r6=100, mem[100]=42) ===")
load_trace, load_cycles = cpu.run({'op': 'LOAD', 'rd': 5, 'rs1': 6, 'imm': 0})
for c, stage, msg in load_trace:
    label = f"সাইকেল {c}" if c is not None else "  --  "
    print(f"  [{label:^9}] {stage:<10} {msg}")
print(f"LOAD মোট সাইকেল লেগেছে: {load_cycles}\n")

print(f"চূড়ান্ত রেজিস্টার: r3={registers[3]} (প্রত্যাশিত 30), r5={registers[5]} (প্রত্যাশিত 42)")
print(f"ADD সাইকেল ({add_cycles}) < LOAD সাইকেল ({load_cycles}) ? {add_cycles < load_cycles}")

assert registers[3] == 30 and registers[5] == 42
assert add_cycles == 4 and load_cycles == 5
assert add_cycles < load_cycles
print("\nযাচাই সফল -- ADD মেমরি-ধাপ এড়িয়ে LOAD-এর চেয়ে কম সাইকেলে (৪ বনাম ৫) সঠিকভাবে শেষ হয়েছে।")