কম্পিউটার আর্কিটেকচার ও ডিজিটাল লজিক শব্দকোষ — ১৩৮৯টি শব্দের সহজ বাংলা মানে

Computer Architecture & Digital Logic Glossary in Bangla — every technical term from the course, with pronunciation and a plain Bangla explanation.

কোর্সের প্রতিটি পর্বে যে ইংরেজি শব্দগুলো এসেছে — thread, stack — সবগুলো এখানে এক জায়গায়। প্রতিটির পাশে বাংলা উচ্চারণ, সহজ মানে আর কোন পর্বে বিস্তারিত শিখবেন, তার লিংক।

মোট ১৩৮৯টি শব্দ

#

0-address instructionজিরো-অ্যাড্রেস ইনস্ট্রাকশন
যে হিসাবের instruction-এ কোনো ঠিকানা নেই — operand নেয় stack-এর মাথা থেকে, ফল রাখে মাথায়; stack যন্ত্রের ADD, MUL.যেখানে শিখবেন: পর্ব ২৫
1-address instructionওয়ান-অ্যাড্রেস ইনস্ট্রাকশন
যে instruction-এ একটি operand-এর ঠিকানা থাকে, অন্যটি আর ফল accumulator-এ, যেমন ADD A মানে ACC ← ACC + A.যেখানে শিখবেন: পর্ব ২৫
1-bit predictorওয়ান-বিট প্রেডিক্টর
প্রতিটি শাখার জন্য শুধু শেষবারের ফল মনে রাখে আর সেটিই আবার ঘটবে ধরে নেয়; লুপের প্রতিটি প্রবেশে দুবার ভুল করে।যেখানে শিখবেন: পর্ব ৩৭
2-address instructionটু-অ্যাড্রেস ইনস্ট্রাকশন
যে instruction-এ দুটি operand-এর ঠিকানা থাকে আর একটিই গন্তব্যও, যেমন ADD X, A মানে X ← X + A; x86-এর ধরন।যেখানে শিখবেন: পর্ব ২৫
2-bit saturating counterটু-বিট স্যাচুরেটিং কাউন্টার
০ থেকে ৩ পর্যন্ত গোনা ছোট counter, taken হলে ১ বাড়ে, not-taken হলে ১ কমে, কিন্তু ৩-এর ওপরে বা ০-র নিচে যায় না; ২ বা ৩ মানে taken অনুমান।যেখানে শিখবেন: পর্ব ৩৭পর্ব ৫৭পর্ব ৫৮
2D mesh networkমেশ নেটওয়ার্ক
Node-গুলো একটি ছকে সাজানো, প্রতিটি উত্তর-দক্ষিণ-পূর্ব-পশ্চিমের প্রতিবেশীর সাথে জোড়া; chip-এর সমতলে সহজে বসে।যেখানে শিখবেন: পর্ব ৫৪
3-address instructionথ্রি-অ্যাড্রেস ইনস্ট্রাকশন
যে instruction-এ দুটি উৎস আর একটি গন্তব্য — তিনটি operand-এর ঠিকানা স্পষ্ট লেখা থাকে, যেমন ADD X, A, B মানে X ← A + B.যেখানে শিখবেন: পর্ব ২৫
3:2 compressorথ্রি-টু-টু কমপ্রেসর
সমান ওজনের তিনটি বিট নিয়ে একটি sum বিট আর এক ঘর ওপরের একটি carry বিট দেয় এমন circuit — আসলে একটি full adder; carry-save গাছের মূল একক।যেখানে শিখবেন: পর্ব ২১
8259A PICএইট-টু-ফিফটি-নাইন পিক
পুরোনো IBM PC-র Intel-এর programmable interrupt controller chip, যার ৮টি IRQ লাইন ছিল; PC/AT-এ দুটি জুড়ে ১৫টি ব্যবহারযোগ্য লাইন হয়।যেখানে শিখবেন: পর্ব ৫২

A

AArch64 (ARM64)এ-আর্চ সিক্সটি-ফোর
ARMv8-A থেকে আসা ARM-এর ৬৪-বিট execution state ও ISA: স্থির ৩২-বিট instruction, ৩১টি সাধারণ register আর একটি zero register; ফোন, Apple-এর Mac আর অনেক server-এ চলে।যেখানে শিখবেন: পর্ব ২৫পর্ব ২৭পর্ব ৪২
ABI (Application Binary Interface)এবিআই
Compiled কোডের মধ্যে চুক্তি: কোন register-এ argument আর ফেরত মান যাবে, কোন register কে বাঁচিয়ে রাখবে, stack কীভাবে সাজানো থাকবে, ডেটার মাপ ও alignment কত।যেখানে শিখবেন: পর্ব ২৬পর্ব ৩০
Absorption lawঅ্যাবজরপশন ল
A + AB = A এবং A(A + B) = A — বড় পদটি ছোট পদকে শুষে নেয়, তাই বাড়তি পদ বাদ দেওয়া যায়।যেখানে শিখবেন: পর্ব ০৭
Abstractionঅ্যাবস্ট্রাকশন
নিচের জটিল বিবরণ লুকিয়ে ওপরের স্তরকে একটি সহজ interface দেওয়া, যাতে প্রতিটি স্তর আলাদাভাবে বোঝা ও বানানো যায়।যেখানে শিখবেন: পর্ব ০১
Acceleratorঅ্যাক্সেলারেটর
নির্দিষ্ট ধরনের কাজ (যেমন ছবি, matrix গুণ, video) সাধারণ CPU-র চেয়ে অনেক দ্রুত আর কম শক্তিতে করার জন্য বিশেষভাবে নকশা করা hardware.যেখানে শিখবেন: পর্ব ০২পর্ব ৫৪পর্ব ৫৬
Accessed (A) bitঅ্যাক্সেসড বিট
PTE-র যে বিট বলে page-টি পড়া, লেখা বা চালানো হয়েছে; hardware বা exception-এর মাধ্যমে OS এটি বসায়, আর page replacement-এ কাজে লাগে।যেখানে শিখবেন: পর্ব ৫০
Accumulation errorঅ্যাকিউমুলেশন এরর
অনেকগুলো সংখ্যা পরপর যোগ করার সময় প্রতিটি ধাপের ছোট rounding ভুল জমে বড় হয়ে যাওয়া; সাধারণ যোগে এর সীমা পদ-সংখ্যার সাথে বাড়ে।যেখানে শিখবেন: পর্ব ২৪
Accumulatorঅ্যাকিউমুলেটর
সরল CPU-তে হিসাবের একটি বিশেষ register, যেখানে একটি operand থাকে আর ALU-র ফল জমা হয়।যেখানে শিখবেন: পর্ব ০১পর্ব ২৫পর্ব ২৮
Accumulator architectureঅ্যাকিউমুলেটর আর্কিটেকচার
যে ISA-তে একটিমাত্র বিশেষ register (accumulator) সবসময় একটি operand আর ফলের জায়গা, অন্য operand আসে মেমরি থেকে; প্রথম দিকের কম্পিউটারে প্রচলিত।যেখানে শিখবেন: পর্ব ২৫
Acquire / releaseঅ্যাকোয়ায়ার / রিলিজ
একমুখী ক্রমের নিয়ম: acquire-এর পরের কোনো access তার আগে যেতে পারে না, release-এর আগের কোনো access তার পরে যেতে পারে না; lock নেওয়া আর ছাড়ার জন্য যথেষ্ট, পুরো fence-এর চেয়ে সস্তা।যেখানে শিখবেন: পর্ব ৫৩পর্ব ৬১পর্ব ৬২
Active maskঅ্যাকটিভ মাস্ক
Warp-এর প্রতিটি lane-এর জন্য এক bit, যা বলে এই মুহূর্তের instruction ওই thread-এ কার্যকর হবে কি না।যেখানে শিখবেন: পর্ব ৫৫
Active-lowঅ্যাকটিভ-লো
যে সংকেত 0 অবস্থায় সক্রিয় বা “চালু” ধরা হয়; নামের ওপর দাগ, শেষে N বা # দিয়ে বোঝানো হয়, যেমন 74138-এর output-গুলো।যেখানে শিখবেন: পর্ব ১২পর্ব ১৫পর্ব ১৯
Activity factor (α)অ্যাক্টিভিটি ফ্যাক্টর
প্রতি clock cycle-এ chip-এর মোট capacitance-এর গড়ে কোন ভগ্নাংশ আসলে উল্টায়; dynamic power-এর সূত্র α·C·V²·f-এ এটিই α বলে লেখা হয়।যেখানে শিখবেন: পর্ব ৫৬
Adaptive insertionঅ্যাডাপটিভ ইনসারশন
নতুন block-কে cache-এর ক্রমের কোথায় বসানো হবে তা চলার সময় মেপে বদলানোর কৌশল, যাতে একবার-ব্যবহারের ডেটা দরকারি ডেটাকে ঠেলে বের না করে।যেখানে শিখবেন: পর্ব ৪৬
ADC (analog-to-digital converter)এডিসি
Sensor-এর analog voltage-কে n-bit সংখ্যায় রূপান্তরের hardware; আদর্শ ক্ষেত্রে প্রতিটি ধাপ Vref ÷ 2^n.যেখানে শিখবেন: পর্ব ৫৬
Add with carry (ADC)অ্যাড উইথ ক্যারি
দুটি operand-এর সাথে carry flag-এর আগের মানও যোগ করে নতুন carry রেখে যাওয়া instruction; x86 আর ARM-এ adc, বড় সংখ্যার যোগে limb থেকে limb-এ carry পাঠাতে লাগে। RISC-V-এর base ISA-তে এটি নেই।যেখানে শিখবেন: পর্ব ২০
Adder-subtractorঅ্যাডার-সাবট্র্যাক্টর
B-এর প্রতিটি বিটে XOR বসিয়ে আর carry-in নিয়ন্ত্রণ করে একই adder দিয়ে A + B বা A − B = A + B′ + 1 করে এমন circuit.যেখানে শিখবেন: পর্ব ১১পর্ব ২০
Address aliasing (mirror)অ্যাড্রেস এলিয়াসিং
Partial decoding-এ কিছু address বিট উপেক্ষা করায় একই chip বা device একাধিক ঠিকানার পরিসরে সাড়া দেওয়ার ঘটনা।যেখানে শিখবেন: পর্ব ১২পর্ব ৫১
Address decodingঅ্যাড্রেস ডিকোডিং
CPU-র পাঠানো ঠিকানার ওপরের কয়েকটি বিট দেখে কোন মেমরি chip বা device সাড়া দেবে তা ঠিক করা; সাধারণত একটি decoder দিয়ে করা হয়।যেখানে শিখবেন: পর্ব ১২পর্ব ৫১
Address fieldঅ্যাড্রেস ফিল্ড
Instruction-এর যে অংশে একটি সংখ্যা লেখা থাকে — mode অনুযায়ী সেটি মান, ঠিকানা বা offset হিসেবে পড়া হয়।যেখানে শিখবেন: পর্ব ২৮
Address generation unit (AGU)অ্যাড্রেস জেনারেশন ইউনিট
CPU-র যে অংশ load আর store-এর effective address (base + index × scale + displacement) হিসাব করে।যেখানে শিখবেন: পর্ব ২৮
Address spaceঅ্যাড্রেস স্পেস
একটি প্রোগ্রাম বা প্রসেসর যতগুলো মেমরি ঠিকানা ব্যবহার করতে পারে, তার পুরো পরিসর।যেখানে শিখবেন: পর্ব ৪১পর্ব ৫৪
Addressing modeঅ্যাড্রেসিং মোড
একটি instruction তার operand বা মেমরির ঠিকানা কীভাবে নির্দিষ্ট করে তার নিয়ম, যেমন immediate, register, base + offset, PC-relative.যেখানে শিখবেন: পর্ব ২৫পর্ব ২৮পর্ব ৫৯
Aliasing (predictor interference)এলিয়াসিং
দুটি ভিন্ন শাখা predictor টেবিলের একই ঘর ব্যবহার করলে একটির ইতিহাস অন্যটির অনুমান নষ্ট (বা কখনো সাহায্য) করা।যেখানে শিখবেন: পর্ব ৩৭পর্ব ৬১
Alignmentঅ্যালাইনমেন্ট
একটি মান মেমরির কোন ঠিকানায় বসতে পারবে তার নিয়ম; natural alignment-এ N byte-এর মান N-এর গুণিতক ঠিকানায় বসে।যেখানে শিখবেন: পর্ব ০৬পর্ব ৩১পর্ব ৩৫
ALU (Arithmetic Logic Unit)এএলইউ
CPU-র যে অংশ যোগ, বিয়োগ, AND, OR, তুলনার মতো গাণিতিক ও লজিক্যাল কাজ করে।যেখানে শিখবেন: পর্ব ০১পর্ব ১১পর্ব ১৩
ALU controlএএলইউ কন্ট্রোল
ALU-কে কোন কাজ (AND, OR, যোগ, বিয়োগ, তুলনা…) করতে হবে তা বলে দেওয়া কয়েক বিটের সংকেত; এর কোড ISA নয়, CPU-র নকশাকার ঠিক করেন।যেখানে শিখবেন: পর্ব ১৩পর্ব ৩২পর্ব ৩৩
ALU slice (bit-slice)এএলইউ স্লাইস
এক বিট (বা কয়েক বিট) সামলানোর ছোট ALU অংশ; একই রকম অনেকগুলো slice পাশাপাশি জুড়ে চওড়া ALU বানানো হয়।যেখানে শিখবেন: পর্ব ১৩
ALUOpএএলইউ-অপ
Main control থেকে ALU control-এ যাওয়া ২-বিটের সংকেত: 00 = যোগ (load, store আর এই কোর্সে addi), 01 = বিয়োগ (beq), 10 = R-type-এ funct3 ও funct7 দেখে কাজ বাছাই।যেখানে শিখবেন: পর্ব ৩২পর্ব ৩৩
ALUOut registerএএলইউ-আউট রেজিস্টার
Multi-cycle datapath-এ ALU-র ফল ধরে রাখার register, যাতে পরের cycle-এ সেই ফল memory-র ঠিকানা, register-এ লেখার মান বা শাখার লক্ষ্য হিসেবে ব্যবহার করা যায়।যেখানে শিখবেন: পর্ব ৩৪
ALUSrcএএলইউ-সোর্স
ALU-র দ্বিতীয় ইনপুটের mux বাছাইয়ের control signal: 0 হলে register-এর মান (RD2), 1 হলে ImmGen-এর immediate.যেখানে শিখবেন: পর্ব ৩২
AMAT (Average Memory Access Time)এ-ম্যাট
একটি মেমরি access-এর গড় সময়: hit time + miss rate × miss penalty. বহু স্তরের cache-এ miss penalty নিজেই পরের স্তরের AMAT.যেখানে শিখবেন: পর্ব ৪৪পর্ব ৪৭পর্ব ৫৭
Amdahl's lawঅ্যামডালস ল
কোনো অংশকে দ্রুত করলে পুরো কাজের speedup = ১ / ((১ − f) + f/k), যেখানে f দ্রুত-করা অংশের ভাগ আর k তার speedup; serial ভগ্নাংশ s হলে N core-এ S(N) = ১ / (s + (১ − s)/N), আর N যত বড়ই হোক speedup ১/s ছাড়ায় না।যেখানে শিখবেন: পর্ব ০৩পর্ব ৪২পর্ব ৪৭
AMO (atomic memory operation)এ-এম-ও
RISC-V-এর A extension-এর একক atomic instruction, যেমন amoswap.w আর amoadd.w, যা মেমরির একটি word পড়ে, হিসাব করে আর লেখে একবারে।যেখানে শিখবেন: পর্ব ৫৩
Aperture (sampling window)অ্যাপারচার
Clock edge-এর চারপাশের যে সময়-জানালায় (setup time থেকে hold time পর্যন্ত, মোট tsetup + thold) flip-flop-এর D ইনপুট বদলানো চলবে না।যেখানে শিখবেন: পর্ব ১৮
APIC (Advanced Programmable Interrupt Controller)এপিক
x86-এর interrupt controller-ব্যবস্থা: প্রতিটি core-এ local APIC (timer আর core-থেকে-core interrupt) আর যন্ত্রের দিকে I/O APIC.যেখানে শিখবেন: পর্ব ৩৮পর্ব ৫২
Architectural compliance testকমপ্লায়েন্স টেস্ট
ISA-র নিয়ম মেনে লেখা ছোট ছোট পরীক্ষা-প্রোগ্রামের সংগ্রহ, যার ফল একটি reference-এর সাথে মেলালে বোঝা যায় একটি simulator বা CPU নির্দিষ্ট ISA ঠিকভাবে বাস্তবায়ন করেছে কি না।যেখানে শিখবেন: পর্ব ৫৭
Architectural registerআর্কিটেকচারাল রেজিস্টার
ISA-তে প্রোগ্রামারের চোখে দেখা register — যেমন RISC-V-এর x0 থেকে x31 বা f0 থেকে f31; hardware ভেতরে এদের অনেক বেশি physical register-এ বসাতে পারে।যেখানে শিখবেন: পর্ব ৪০
Architectural stateআর্কিটেকচারাল স্টেট
ISA-তে দৃশ্যমান অবস্থা — register, PC, মেমরি আর CSR — যা প্রোগ্রাম instruction দিয়ে পড়তে পারে আর ভুল অনুমানের পর নিখুঁতভাবে আগের অবস্থায় ফেরানো হয়।যেখানে শিখবেন: পর্ব ৪১পর্ব ৪৩
Arithmetic shiftঅ্যারিথমেটিক শিফট
ডানে সরানোর সময় বাঁয়ের খালি ঘরে sign bit-এর কপি বসানো, যাতে ঋণাত্মক সংখ্যা ঋণাত্মক থাকে; RISC-V-তে sra, x86-এ sar.যেখানে শিখবেন: পর্ব ০৬পর্ব ১৩পর্ব ১৬
Array multiplierঅ্যারে মাল্টিপ্লায়ার
AND gate আর full adder-এর নিয়মিত জালে সাজানো সমান্তরাল multiplier, যেখানে প্রতিটি সারি পরের partial product যোগ করে; নকশা সরল, কিন্তু delay n-এর সাথে রৈখিকভাবে বাড়ে।যেখানে শিখবেন: পর্ব ২১
Array of structs (AoS)অ্যারে অফ স্ট্রাক্টস
প্রতিটি উপাদানের সব field একটি struct-এ রেখে সেই struct-এর array বানানোর বিন্যাস; একটি উপাদানের সব field পাশাপাশি থাকে।যেখানে শিখবেন: পর্ব ৪৮
Arrival timeঅ্যারাইভাল টাইম
Clock edge থেকে কোনো নোডে সংকেত পৌঁছানোর সময়; STA-তে সবচেয়ে দেরির (max) আর সবচেয়ে আগের (min) দুটি মান রাখা হয়।যেখানে শিখবেন: পর্ব ১৮
ASCIIঅ্যাসকি
American Standard Code for Information Interchange — ৭ বিটের অক্ষর-কোড, ১২৮টি ঘরে ইংরেজি অক্ষর, অঙ্ক, চিহ্ন ও control code.যেখানে শিখবেন: পর্ব ০৬
ASIC (Application-Specific Integrated Circuit)এএসআইসি
একটি নির্দিষ্ট কাজের জন্য কারখানায় স্থায়ীভাবে বানানো chip; শুরুর খরচ বেশি, কিন্তু দ্রুত, কম বিদ্যুৎ খরচের আর বেশি পরিমাণে বানালে সস্তা।যেখানে শিখবেন: পর্ব ১৪পর্ব ৫৫
ASID (address space identifier)এ-এস-আইডি
প্রতিটি address space-এর একটি ছোট নম্বর, যা দিয়ে TLB-র ঘর চিহ্নিত থাকে, যাতে context switch-এ পুরো TLB মুছতে না হয়।যেখানে শিখবেন: পর্ব ৫০
ASLR (Address Space Layout Randomization)এএসএলআর
প্রতিবার প্রোগ্রাম চালু হলে stack, heap, library আর code-এর ঠিকানা এলোমেলোভাবে বেছে নেওয়ার নিরাপত্তা কৌশল।যেখানে শিখবেন: পর্ব ০১পর্ব ২৮পর্ব ৩০
Assemblerঅ্যাসেম্বলার
যে প্রোগ্রাম assembly-র লেখা পড়ে machine code বানায়: প্রতিটি instruction encode করে, label-এর ঠিকানা হিসাব করে আর pseudo-instruction-কে আসল instruction-এ বদলায়।যেখানে শিখবেন: পর্ব ২৬পর্ব ২৭পর্ব ৩১
Assembler directiveঅ্যাসেম্বলার ডিরেক্টিভ
বিন্দু দিয়ে শুরু হওয়া নির্দেশ, যেমন .text, .data, .word — CPU-র instruction নয়, assembler-কে বলে কোন অংশে কী বসাতে হবে।যেখানে শিখবেন: পর্ব ২৬
Assembly languageঅ্যাসেম্বলি ল্যাঙ্গুয়েজ
Machine instruction-কে মানুষ-পড়ার মতো নামে লেখার ভাষা, যেমন add x5, x6, x7; প্রতিটি লাইন সাধারণত একটি instruction.যেখানে শিখবেন: পর্ব ০১পর্ব ২৫পর্ব ২৬
Associativityঅ্যাসোসিয়েটিভিটি
একটি block কতগুলো ঘরের যেকোনোটিতে বসতে পারে — অর্থাৎ প্রতিটি set-এ way-এর সংখ্যা n.যেখানে শিখবেন: পর্ব ৪৬
Asynchronous busঅ্যাসিনক্রোনাস বাস
যে bus-এ সাধারণ clock নেই; দুই পক্ষ request আর acknowledge সংকেতের handshake দিয়ে প্রতিটি transfer মেলায়।যেখানে শিখবেন: পর্ব ৫১
Asynchronous circuitঅ্যাসিনক্রোনাস সার্কিট
যে circuit-এ কোনো সাধারণ clock নেই; একটি অংশের সংকেত বা “কাজ শেষ” বার্তা পেয়ে পরের অংশ সাড়া দেয়, তাই glitch আর hazard এড়িয়ে নকশা করতে হয়।যেখানে শিখবেন: পর্ব ১০পর্ব ১৫পর্ব ১৬
Asynchronous FIFOঅ্যাসিনক্রোনাস ফাইফো
দুই clock domain-এর মাঝে ডেটা পাঠানোর একটি ছোট সারি-মেমরি, যার লেখার আর পড়ার pointer Gray code-এ synchronize করে অন্য domain-এ পাঠানো হয়।যেখানে শিখবেন: পর্ব ১৮
Asynchronous inputঅ্যাসিনক্রোনাস ইনপুট
যে ইনপুট circuit-এর clock-এর সাথে সম্পর্কহীন সময়ে বদলায়, যেমন বোতাম, sensor বা অন্য clock-এ চলা circuit-এর সংকেত; তাই setup-hold মানার নিশ্চয়তা নেই।যেখানে শিখবেন: পর্ব ১৮
Asynchronous reset (clear)অ্যাসিনক্রোনাস রিসেট
Flip-flop-এর আলাদা একটি pin, যা চালু হলেই clock-এর অপেক্ষা না করে সঙ্গে সঙ্গে Q = 0 করে দেয়; প্রায়ই active-low আর নাম CLR′ বা RESET_N.যেখানে শিখবেন: পর্ব ১৬পর্ব ১৭
AT&T syntaxএটি অ্যান্ড টি সিনট্যাক্স
x86 assembly লেখার একটি ধরন, GNU টুলের ডিফল্ট: উৎস আগে, গন্তব্য পরে, register-এর আগে %, ধ্রুবকের আগে $, আকার নামের শেষের অক্ষরে, যেমন movl, addq.যেখানে শিখবেন: পর্ব ৩১
Atomic read-modify-writeঅ্যাটমিক রিড-মডিফাই-রাইট
পড়া, বদলানো আর লেখা — এই তিন কাজ এমনভাবে করা, যাতে মাঝখানে অন্য কোনো core ওই ঠিকানায় লিখতে না পারে।যেখানে শিখবেন: পর্ব ৫৩
auipc (add upper immediate to PC)এইউআইপিসি
RISC-V-র instruction, যা ২০-বিট immediate-কে ১২ ঘর বাঁয়ে সরিয়ে PC-এর সাথে যোগ করে register-এ রাখে; পরের instruction-এর সাথে মিলে PC-relative ঠিকানা বানায়।যেখানে শিখবেন: পর্ব ২৮
Auto-decrement addressingঅটো-ডিক্রিমেন্ট
Register indirect-এর একটি রূপ, যেখানে ঠিকানা ব্যবহারের আগে register নিজে থেকে কমে; PDP-11 আর 68000-এ -(R) লেখা হতো, stack-এ push করতে কাজে লাগে।যেখানে শিখবেন: পর্ব ২৮
Auto-increment addressingঅটো-ইনক্রিমেন্ট
Register indirect-এর একটি রূপ, যেখানে ঠিকানা ব্যবহারের পরে register নিজে থেকে operand-এর মাপ পরিমাণ বাড়ে; PDP-11-এ (R)+ লেখা হতো।যেখানে শিখবেন: পর্ব ২৮
AVX / AVX2এভিএক্স
x86-এর 256-bit SIMD extension (YMM register); AVX ২০১১ সালে float-এর জন্য আর AVX2 ২০১৩ সালে integer আর gather যোগ করে।যেখানে শিখবেন: পর্ব ৪২
AVX-512এভিএক্স-ফাইভ-টুয়েলভ
x86-এর 512-bit SIMD extension, ৩২টি ZMM register আর আলাদা mask register সহ; সব x86 CPU-তে থাকে না, তাই ব্যবহারের আগে CPU যাচাই করতে হয়।যেখানে শিখবেন: পর্ব ৪২

B

B-typeবি-টাইপ
শর্তসাপেক্ষ branch-এর format; S-এর মতো, কিন্তু offset ২-এর গুণিতক বলে imm[0] লেখা হয় না আর পরিসর ±৪ KiB.যেখানে শিখবেন: পর্ব ২৭পর্ব ৩২পর্ব ৫৭
Back-of-envelope estimationব্যাক-অফ-দ্য-এনভেলাপ
গোল সংখ্যা আর পরিষ্কার অনুমান নিয়ে মুখে মুখে বা খামের পেছনে করা দ্রুত হিসাব, যার লক্ষ্য নির্ভুল মান নয়, সঠিক মাত্রা বা একটি সীমা পাওয়া।যেখানে শিখবেন: পর্ব ৬১
Backward compatibilityব্যাকওয়ার্ড কম্প্যাটিবিলিটি
নতুন hardware-এ পুরোনো hardware-এর জন্য লেখা software বদল ছাড়াই চলতে পারার গুণ।যেখানে শিখবেন: পর্ব ০২পর্ব ২৫পর্ব ২৭
Bandwidthব্যান্ডউইথ
প্রতি সেকেন্ডে কতটা ডেটা আনা-নেওয়া করা যায় (যেমন GB/s); latency থেকে আলাদা, কারণ বেশি চ্যানেল বা চওড়া bus দিয়ে বাড়ানো যায়।যেখানে শিখবেন: পর্ব ৪৪পর্ব ৪৯পর্ব ৫২
Bank conflictব্যাংক কনফ্লিক্ট
Shared memory-র একই bank-এর আলাদা word একসাথে কয়েকটি thread চাইলে অনুরোধগুলো পরপর পরিবেশন হওয়ায় ধীর হয়ে যাওয়া।যেখানে শিখবেন: পর্ব ৫৫
BAR (base address register)বার
Configuration space-এর যে register যন্ত্রের MMIO বা I/O জানালার আকার জানায় আর software সেখানে জানালার ভিত্তি-ঠিকানা লেখে।যেখানে শিখবেন: পর্ব ৫১
Barrel processorব্যারেল প্রসেসর
যে processor কঠোর পালায় প্রতি cycle-এ পরের thread-এর একটি instruction চালায়; thread যথেষ্ট হলে pipeline-এ hazard-এর যুক্তিই লাগে না।যেখানে শিখবেন: পর্ব ৪৩
Barrel shifterব্যারেল শিফটার
log₂ n স্তরের ২:১ multiplexer দিয়ে গড়া shifter, যার স্তর k shift পরিমাণের বিট k দেখে ২ᵏ ঘর সরায়; এক ধাপেই যেকোনো দূরত্বে shift করে।যেখানে শিখবেন: পর্ব ১৩পর্ব ৬২
Barrierব্যারিয়ার
সমান্তরাল প্রোগ্রামের একটি synchronisation বিন্দু, যেখানে সব thread বা প্রসেস না পৌঁছানো পর্যন্ত কেউ সামনে এগোয় না।যেখানে শিখবেন: পর্ব ৫৪পর্ব ৫৫
Base ISAবেস আইএসএ
মডিউলার ISA-র সবসময় উপস্থিত ন্যূনতম অংশ, যার ওপর ঐচ্ছিক extension যোগ হয়; RISC-V-এ RV32I, RV64I, RV32E.যেখানে শিখবেন: পর্ব ২৫
Basic blockবেসিক ব্লক
একটানা চলা instruction-এর টুকরো, যার প্রবেশপথ শুধু শুরুতে আর বেরোনোর পথ শুধু শেষে; ঢুকলে পুরোটাই চলে।যেখানে শিখবেন: পর্ব ২৯পর্ব ৩৯
Battery capacity (mAh, Wh)ব্যাটারি ক্যাপাসিটি
ব্যাটারি কতটা charge বা energy রাখতে পারে; mAh শুধু charge, voltage দিয়ে গুণ করলে Wh-এ energy পাওয়া যায়।যেখানে শিখবেন: পর্ব ৫৬
BCD (Binary Coded Decimal)বিসিডি
প্রতিটি দশমিক অঙ্ককে আলাদাভাবে ৪ বিটে (8-4-2-1 ওজনে) লেখার কোড; 1010–1111 অবৈধ, আর যোগফল ৯-এর বেশি হলে 0110 যোগ করে সংশোধন করতে হয়।যেখানে শিখবেন: পর্ব ০৪পর্ব ০৯পর্ব ১১
BCD adderবিসিডি অ্যাডার
দুটি BCD অঙ্ক যোগ করে binary যোগফল ৯-এর বেশি হলে বা carry এলে 0110 যোগ করে সংশোধন করে এমন circuit; শর্ত C = K + Z3Z2 + Z3Z1.যেখানে শিখবেন: পর্ব ১১
BDD (Binary Decision Diagram)বি-ডি-ডি
একটি Boolean function-কে চলকের নির্দিষ্ট ক্রমে সিদ্ধান্ত-গাছের মতো সংকুচিত graph-এ রাখার পদ্ধতি; ক্রম ঠিক থাকলে একই function-এর রূপ অনন্য, তাই দুটি circuit সমান কি না দ্রুত যাচাই করা যায়।যেখানে শিখবেন: পর্ব ১০
Behavioural modellingবিহেভিয়োরাল মডেলিং
Gate-এর গঠন না বলে circuit-এর আচরণ (if, case, operator দিয়ে) লেখার পদ্ধতি; gate বের করার কাজ synthesis tool করে।যেখানে শিখবেন: পর্ব ১৪
Belady's OPT (MIN)বেলাডির অপ্ট
যে block-এর পরের ব্যবহার সবচেয়ে দূরে তাকে বাদ দেওয়ার আদর্শ নিয়ম; সর্বনিম্ন miss দেয় কিন্তু ভবিষ্যৎ জানতে হয় বলে শুধু তুলনার মাপকাঠি।যেখানে শিখবেন: পর্ব ৪৬
Benchmarkবেঞ্চমার্ক
পারফরম্যান্স তুলনার জন্য নির্দিষ্ট নিয়মে চালানো বাছাই করা প্রোগ্রামের সংগ্রহ।যেখানে শিখবেন: পর্ব ০৩
bfloat16বি-ফ্লোট-সিক্সটিন
Float-এর ওপরের ১৬ বিট দিয়ে তৈরি format — ১ sign, ৮ exponent, ৭ fraction; পরিসর float-এর সমান কিন্তু নির্ভুলতা কম, AI training-এ জনপ্রিয়।যেখানে শিখবেন: পর্ব ২৩পর্ব ২৪পর্ব ৫৫
Bi-endianবাই-এন্ডিয়ান
যে CPU little- ও big-endian দুই ক্রমেই চালানো যায়, যেমন ARM, PowerPC আর MIPS; কোন ক্রমে চলবে তা সাধারণত চালু (boot) হওয়ার সময় hardware-এর সেটিং, firmware বা OS ঠিক করে।যেখানে শিখবেন: পর্ব ০৬
Biasবায়াস
Excess-K পদ্ধতিতে বিট প্যাটার্নের unsigned মান থেকে যে স্থির সংখ্যা K বাদ দেওয়া হয়, সেটি।যেখানে শিখবেন: পর্ব ০৫পর্ব ২৩
Big-endianবিগ-এন্ডিয়ান
যে byte-ক্রমে সবচেয়ে গুরুত্বপূর্ণ byte (MSB) সবচেয়ে ছোট ঠিকানায় বসে; নেটওয়ার্ক protocol, IBM-এর mainframe আর ঐতিহ্যগত SPARC/PowerPC এভাবে চলে।যেখানে শিখবেন: পর্ব ০৬পর্ব ৫৮পর্ব ৬২
Bignum (arbitrary-precision integer)বিগনাম
যত বড় দরকার তত limb নিয়ে রাখা integer, যার কোনো নির্দিষ্ট বিট-সীমা নেই; Python-এর int, Java-র BigInteger আর GMP library এর উদাহরণ।যেখানে শিখবেন: পর্ব ২০
Binary (base 2)বাইনারি
ভিত্তি ২-এর সংখ্যা পদ্ধতি, যার অঙ্ক শুধু 0 আর 1; ডিজিটাল hardware সব তথ্য এভাবেই রাখে ও প্রক্রিয়া করে।যেখানে শিখবেন: পর্ব ০৪পর্ব ০৭
Binvert / Bnegateবি-ইনভার্ট
ALU-র যে সংকেত ১ হলে প্রতিটি B বিট XOR দিয়ে উল্টে যায়; বিট ০-এর CarryIn-ও ১ করলে ALU A + B′ + 1 = A − B হিসাব করে।যেখানে শিখবেন: পর্ব ১৩
Bisection bandwidthবাইসেকশন ব্যান্ডউইথ
Network-কে সমান দুই ভাগে কাটতে সবচেয়ে কম যতগুলো link কাটতে হয়, তাদের মোট bandwidth; অর্ধেক node বাকি অর্ধেকের সাথে কথা বললে এটিই সীমা।যেখানে শিখবেন: পর্ব ৫৪পর্ব ৫৮
BIST (built-in self-test)বিস্ট
Chip-এর ভেতরে বসানো পরীক্ষার hardware, যা সাধারণত LFSR দিয়ে test pattern বানায় আর output-গুলোকে একটি signature-এ চেপে মিলিয়ে দেখে।যেখানে শিখবেন: পর্ব ১৬
Bistableবাইস্টেবল
যে circuit-এর ঠিক দুটি স্থির অবস্থা আছে আর বাইরের ধাক্কা ছাড়া যেকোনোটিতে থেকে যায়, যেমন দুটি cross-coupled inverter; latch আর flip-flop-এর ভিত্তি।যেখানে শিখবেন: পর্ব ১৫পর্ব ৬০
Bitবিট
binary digit-এর সংক্ষেপ — তথ্যের সবচেয়ে ছোট একক; এর মান হতে পারে শুধু 0 বা 1, এই দুইয়ের যেকোনো একটি।যেখানে শিখবেন: পর্ব ০৪পর্ব ০৬পর্ব ০৭
Bit fieldবিট ফিল্ড
একটি সংখ্যা বা register-এর ভেতরে পরপর কয়েকটি বিটের গুচ্ছ, যার আলাদা অর্থ আছে — যেমন RGB565-এর বিট ১০–৫ সবুজ।যেখানে শিখবেন: পর্ব ০৬পর্ব ৬২
Bit lineবিট লাইন
Memory array-র একটি কলামের সব cell-এর সাথে যুক্ত তার, যার ভেতর দিয়ে চালু সারির cell থেকে মান পড়া বা cell-এ মান লেখা হয়।যেখানে শিখবেন: পর্ব ৪৯
Bit patternবিট প্যাটার্ন
নির্দিষ্ট সংখ্যক ০ আর ১-এর একটি সারি; এর অর্থ নিজে থেকে ঠিক হয় না, কোন নিয়মে পড়া হচ্ছে তার ওপর নির্ভর করে।যেখানে শিখবেন: পর্ব ০৫
Bitmaskবিটমাস্ক
যে সংখ্যার কেবল দরকারি বিটগুলো 1; AND, OR বা XOR দিয়ে অন্য সংখ্যার নির্দিষ্ট বিট ছাঁকা, চালু বা উল্টানোর কাজে লাগে।যেখানে শিখবেন: পর্ব ০৬পর্ব ০৭পর্ব ২২
Bitstreamবিটস্ট্রিম
FPGA-র প্রতিটি LUT, flip-flop আর routing switch কীভাবে সাজানো হবে তার বিবরণ রাখা binary ফাইল; chip-এ load করলে নকশাটি তৈরি হয়।যেখানে শিখবেন: পর্ব ১৪
Block addressব্লক অ্যাড্রেস
Byte address-কে block size দিয়ে ভাগ করার ভাগফল — memory-র কত নম্বর block-এ ঠিকানাটি পড়ে।যেখানে শিখবেন: পর্ব ৪৫
Block offsetব্লক অফসেট
Address-এর নিচের log2(block size)টি বিট, যা block-এর ভেতরে কত নম্বর বাইট তা বলে।যেখানে শিখবেন: পর্ব ৪৫পর্ব ৪৬পর্ব ৫৮
Blocking assignment (=)ব্লকিং অ্যাসাইনমেন্ট
Procedural block-এ = দিয়ে মান দেওয়া, যা সঙ্গে সঙ্গে বসে আর পরের লাইন নতুন মানটি দেখে; combinational block-এর জন্য প্রচলিত।যেখানে শিখবেন: পর্ব ১৪পর্ব ১৫পর্ব ১৭
Boolean algebraবুলিয়ান অ্যালজেব্রা
যে বীজগণিতে চলকের মান শুধু 0 বা 1, আর মৌলিক কাজ AND, OR ও NOT; George Boole-এর নামে, digital circuit নকশার গাণিতিক ভাষা।যেখানে শিখবেন: পর্ব ০৭
Boolean functionবুলিয়ান ফাংশন
কয়েকটি Boolean চলকের প্রতিটি মান-সমন্বয়ের জন্য একটি 0 বা 1 ফল দেয় এমন নিয়ম; n চলকের মোট ২^(২ⁿ)টি আলাদা function সম্ভব।যেখানে শিখবেন: পর্ব ০৭পর্ব ০৯
Boolean variableবুলিয়ান ভেরিয়েবল
এমন চলক যার মান কেবল দুটির একটি হতে পারে — 0 (মিথ্যা) অথবা 1 (সত্য) — এর বাইরে কোনো মান নেই।যেখানে শিখবেন: পর্ব ০৭
Booth recodingবুথ রিকোডিং
Multiplier-এর প্রতিটি বিটকে d = q(i−1) − q(i) অঙ্কে ({−1, 0, +1}) লেখা, যাতে ১-এর একটি সারি একটি বিয়োগ আর একটি যোগে পরিণত হয়।যেখানে শিখবেন: পর্ব ২১
Booth's algorithmবুথস অ্যালগরিদম
১৯৫১ সালে A. D. Booth-এর প্রকাশিত signed গুণের পদ্ধতি: (Q0, Q-1) জোড়া 10 হলে A − M, 01 হলে A + M, তারপর arithmetic right shift; two's complement সংখ্যা সরাসরি গুণ হয়।যেখানে শিখবেন: পর্ব ২১পর্ব ৫৮পর্ব ৫৯
Borrowবরো
বিয়োগে একটি ঘরের অঙ্ক ছোট হলে বাঁয়ের ঘর থেকে নেওয়া ধার, যা এই ঘরে ভিত্তির সমান মান যোগ করে — binary-তে ২।যেখানে শিখবেন: পর্ব ০৪পর্ব ১৩
Bounce bufferবাউন্স বাফার
যন্ত্র যে ঠিকানায় পৌঁছাতে পারে না তার জন্য পৌঁছানো যায় এমন জায়গায় রাখা একটি মধ্যবর্তী buffer, যেখানে CPU ডেটা কপি করে; Linux-এ swiotlb এর উদাহরণ।যেখানে শিখবেন: পর্ব ৫২
Bounds checkবাউন্ডস চেক
একটি index টেবিল বা array-র বৈধ সীমার ভেতরে কি না, ব্যবহারের আগে সেই যাচাই।যেখানে শিখবেন: পর্ব ২৯পর্ব ৪১
Bounds check bypass (Spectre v1)বাউন্ডস চেক বাইপাস
Spectre-এর প্রথম রূপ: bounds check-এর শাখা ভুল অনুমান হলে অনুমানের পথে সীমার বাইরের ডেটা পড়া হয় আর তার চিহ্ন cache-এ থেকে যেতে পারে; প্রতিরক্ষা barrier বা index masking.যেখানে শিখবেন: পর্ব ৪১
Bounds checkingবাউন্ডস চেকিং
Array বা buffer-এ পড়া-লেখার আগে সূচক বা দৈর্ঘ্য সীমার ভেতরে কি না যাচাই করা; buffer overflow-এর সবচেয়ে মৌলিক প্রতিরক্ষা।যেখানে শিখবেন: পর্ব ৩০
Branch (misprediction) penaltyব্রাঞ্চ পেনাল্টি
Branch-এর ভুল অনুমানে যতগুলো cycle-এর কাজ ফেলে দিতে হয়; pipeline যত গভীর, এই খরচ সাধারণত তত বেশি।যেখানে শিখবেন: পর্ব ৩৫পর্ব ৩৭পর্ব ৫৭
Branch delay slotব্রাঞ্চ ডিলে স্লট
MIPS-এর মতো কিছু পুরোনো ISA-তে শাখার ঠিক পরের instruction, যা শাখা নেওয়া হোক বা না হোক সবসময় চলে; RISC-V-তে এটি নেই।যেখানে শিখবেন: পর্ব ২৯পর্ব ৩৫পর্ব ৩৭
Branch divergenceব্রাঞ্চ ডাইভারজেন্স
একটি warp-এর thread-রা শর্তের কারণে আলাদা পথে যেতে চাইলে পথগুলো mask দিয়ে পালা করে চালানো, ফলে কিছু lane অলস থাকে আর দক্ষতা কমে।যেখানে শিখবেন: পর্ব ৫৫পর্ব ৫৮
Branch hint (likely/unlikely)ব্রাঞ্চ হিন্ট
কোন দিকটি বেশি ঘটে তা compiler-কে জানানোর উপায়, যেমন GCC-র __builtin_expect বা C++20-এর [[likely]]; মূলত কোডের সাজানোয় কাজে লাগে।যেখানে শিখবেন: পর্ব ৩৭
Branch history table (BHT, pattern history table)ব্রাঞ্চ হিস্ট্রি টেবিল
শাখার PC-র কয়েকটি নিচের বিট দিয়ে index করা ছোট counter-এর টেবিল; প্রতিটি ঘরে একটি ১-বিট বা ২-বিট অনুমান থাকে।যেখানে শিখবেন: পর্ব ৩৭পর্ব ৬১
Branch mispredictionব্রাঞ্চ মিসপ্রেডিকশন
শাখার অনুমান ভুল হওয়া; তখন ভুল পথের সব কাজ ফেলে দিয়ে সঠিক ঠিকানা থেকে আবার আনতে হয়।যেখানে শিখবেন: পর্ব ৩৭পর্ব ৬১
Branch offsetব্রাঞ্চ অফসেট
শাখার instruction থেকে গন্তব্য কত byte দূরে, তার signed সংখ্যা; RISC-V-তে target = PC + offset.যেখানে শিখবেন: পর্ব ২৯পর্ব ৫৮
Branch predictionব্রাঞ্চ প্রেডিকশন
Branch নেওয়া হবে কি না আগেভাগে অনুমান করে সেই পথের instruction আনতে থাকা; ভুল হলে আনা কাজ ফেলে দিয়ে ঠিক পথে ফিরতে হয়।যেখানে শিখবেন: পর্ব ৩৫পর্ব ৩৭পর্ব ৩৯
Branch relaxationব্রাঞ্চ রিল্যাক্সেশন
শাখার গন্তব্য তার নাগালের বাইরে হলে assembler বা linker শর্ত উল্টে একটি ছোট শাখা আর একটি দূরপাল্লার jump বসায়।যেখানে শিখবেন: পর্ব ২৯
Branch targetব্রাঞ্চ টার্গেট
শাখা নেওয়া হলে PC যে ঠিকানায় যায়; RISC-V-তে শাখার নিজের ঠিকানার সাথে offset যোগ করে পাওয়া যায়।যেখানে শিখবেন: পর্ব ২৯পর্ব ৩২পর্ব ৩৭
Branch target buffer (BTB)ব্রাঞ্চ টার্গেট বাফার
শাখার PC দিয়ে খোঁজা একটি ছোট cache, যা আগের বার দেখা গন্তব্য-ঠিকানা মনে রাখে, যাতে IF ধাপেই পরের PC ঠিক করা যায়।যেখানে শিখবেন: পর্ব ৩৭পর্ব ৪১পর্ব ৫৭
Branch target injection (Spectre v2)ব্রাঞ্চ টার্গেট ইনজেকশন
Spectre-এর দ্বিতীয় রূপ: ভাগ করা indirect branch predictor-কে প্রশিক্ষণ দিয়ে অন্য প্রোগ্রামের indirect লাফকে অনুমানে ভুল গন্তব্যে পাঠানো; প্রতিরক্ষা retpoline আর predictor-নিয়ন্ত্রণ।যেখানে শিখবেন: পর্ব ৪১
Branchless codeব্রাঞ্চলেস কোড
শর্তসাপেক্ষ শাখা ছাড়াই সিদ্ধান্ত নেওয়া কোড — তুলনার ফল থেকে mask বানিয়ে, বা conditional move দিয়ে।যেখানে শিখবেন: পর্ব ২৯পর্ব ৩৭পর্ব ৬২
Breadboardব্রেডবোর্ড
ছিদ্রওয়ালা প্লাস্টিকের বোর্ড, যার ভেতরে সারি ধরে ধাতব পাত জোড়া; ঝালাই ছাড়াই chip আর তার গুঁজে পরীক্ষামূলক circuit বানানো যায়।যেখানে শিখবেন: পর্ব ০৮
Breakpointব্রেকপয়েন্ট
প্রোগ্রামের যে জায়গায় debugger থামতে চায়; সাধারণত সেখানে ebreak (x86-এ int3) বসিয়ে বা hardware breakpoint register দিয়ে করা হয়।যেখানে শিখবেন: পর্ব ৩৮
Brent–Kung adderব্রেন্ট-কুং অ্যাডার
প্রায় 2 log2 n স্তরের prefix adder, যা ১৯৮২ সালে Brent আর Kung প্রকাশ করেন; Kogge–Stone-এর চেয়ে ধীর কিন্তু অনেক কম cell আর তার।যেখানে শিখবেন: পর্ব ১১
BTFN (backward taken, forward not taken)বিটিএফএন
পেছনমুখী শাখা (লুপের) নেওয়া হবে আর সামনের দিকের শাখা নেওয়া হবে না — offset-এর চিহ্ন দেখে করা static অনুমান।যেখানে শিখবেন: পর্ব ৩৭
Bubbleবাবল
Stall-এর সময় pipeline-এর সামনের stage-গুলোতে পাঠানো ফাঁকা কাজ, যার সব control signal শূন্য; সে কিছু লেখে না, শুধু একটি ঘর দখল করে এগোয়।যেখানে শিখবেন: পর্ব ৩৫পর্ব ৩৬পর্ব ৩৭
Bubble pushingবাবল পুশিং
তারে জোড়ায় জোড়ায় NOT-এর bubble বসিয়ে আর De Morgan-এর সূত্রে gate-এর আকার বদলে circuit-কে NAND–NAND বা NOR–NOR রূপে আনার কৌশল, ফাংশন না বদলে।যেখানে শিখবেন: পর্ব ০৮পর্ব ৬০
Buffer (logic)বাফার
যে gate ইনপুটের মানই output-এ দেয় (Y = A), কিন্তু দুর্বল সংকেতকে পূর্ণ শক্তির 0 বা 1 বানিয়ে বেশি load বা লম্বা তার চালাতে সাহায্য করে।যেখানে শিখবেন: পর্ব ০৮
Buffer overflowবাফার ওভারফ্লো
একটি array বা buffer-এর আকারের চেয়ে বেশি ডেটা লেখা, ফলে পাশের মেমরি (stack-এ saved register বা return address) নষ্ট হওয়া; একটি গুরুতর নিরাপত্তা-বাগ।যেখানে শিখবেন: পর্ব ৩০
Bundle (VLIW)বান্ডল
VLIW-এর একটি লম্বা instruction, যার প্রতিটি slot-এ একটি করে operation থাকে আর সব একই cycle-এ চলে; কাজ না পেলে slot-এ nop বসাতে হয়।যেখানে শিখবেন: পর্ব ৩৯
Burst lengthবার্স্ট লেংথ
একটি READ বা WRITE command-এ পরপর কতগুলো transfer হয় তার সংখ্যা; DDR4-এ সাধারণত ৮, DDR5-এ ১৬।যেখানে শিখবেন: পর্ব ৪৯
Busবাস
CPU, মেমরি আর I/O-র মধ্যে ঠিকানা, ডেটা আর control সংকেত বহনকারী ভাগাভাগি করা তারের পথ।যেখানে শিখবেন: পর্ব ০১পর্ব ০৮পর্ব ৫১
Bus arbitrationবাস আর্বিট্রেশন
একাধিক অংশ একই bus চালাতে চাইলে কে কখন চালাবে, তা ঠিক করার পদ্ধতি — যেমন daisy chain বা কেন্দ্রীয় arbiter-এর মাধ্যমে।যেখানে শিখবেন: পর্ব ৫১
Bus contentionবাস কনটেনশন
একই তারে দুটি চালক একসাথে উল্টো মান দিতে চাইলে যে সংঘাত হয় — VDD থেকে GND-এ বড় current, অনিশ্চিত মান আর chip গরম হওয়া।যেখানে শিখবেন: পর্ব ০৮
Bus masteringবাস মাস্টারিং
যন্ত্রের নিজে থেকে bus-এ memory read বা write শুরু করার ক্ষমতা, যাতে আলাদা DMA controller ছাড়াই DMA করা যায়; PCIe যন্ত্রগুলো এভাবে কাজ করে।যেখানে শিখবেন: পর্ব ৫২
Bus transaction (BusRd, BusRdX, BusUpgr)বাস ট্রানজ্যাকশন
Coherence-এর জন্য bus-এ পাঠানো অনুরোধ: BusRd মানে পড়ার জন্য line চাই, BusRdX মানে লেখার জন্য line চাই আর অন্যদের কপি বাতিল, BusUpgr মানে line আছে, শুধু অন্যদের কপি বাতিল।যেখানে শিখবেন: পর্ব ৫৩
Busy-waitingবিজি-ওয়েটিং
কোনো শর্ত পূরণের অপেক্ষায় লুপে বারবার পরীক্ষা করা, যাতে CPU অন্য কাজ না করে শুধু সময় খরচ করে।যেখানে শিখবেন: পর্ব ৫১
Bypass networkবাইপাস নেটওয়ার্ক
অনেক execution unit-এর ফলকে অনেক unit-এর ইনপুটে সরাসরি পৌঁছে দেওয়ার তার আর mux-এর জাল; প্রশস্ত core-এ এটি clock আর power-এর একটি বড় সীমা।যেখানে শিখবেন: পর্ব ৩৬পর্ব ৩৯
Byteবাইট
৮টি বিটের দল, যা ২৫৬টি আলাদা মান রাখতে পারে; আধুনিক কম্পিউটারে মেমরির ঠিকানা সাধারণত প্রতি byte-এ একটি।যেখানে শিখবেন: পর্ব ০৪পর্ব ০৬
Bytecodeবাইটকোড
একটি virtual machine-এর জন্য লেখা ছোট, যন্ত্র-নিরপেক্ষ instruction, যেমন Java-র JVM বা Python-এর bytecode; interpreter বা JIT compiler সেটি চালায়।যেখানে শিখবেন: পর্ব ২৫

C

C extension (RVC)সি এক্সটেনশন
RISC-V-এর ঐচ্ছিক extension যা বেশি ব্যবহৃত instruction-এর ১৬-বিটের রূপ দেয়; প্রতিটি ঠিক একটি ৩২-বিটের instruction-এর সমান, আর সর্বনিম্ন দুই বিট 11 না হলেই সেটি ১৬-বিটের।যেখানে শিখবেন: পর্ব ২৭
C-stateসি-স্টেট
কাজ না থাকলে CPU core-এর ঘুমের বিভিন্ন গভীরতা; C0 মানে জেগে আছে, যত গভীর অবস্থা তত কম power কিন্তু জাগতে তত বেশি সময় লাগে।যেখানে শিখবেন: পর্ব ৫৬
Cacheক্যাশ
CPU-র কাছে রাখা ছোট কিন্তু দ্রুত মেমরি, যেখানে সম্প্রতি বা ঘন ঘন লাগা ডেটা আর instruction-এর কপি থাকে।যেখানে শিখবেন: পর্ব ০১পর্ব ৪১পর্ব ৪৩
Cache clean (write back)ক্যাশ ক্লিন
Cache line-এর dirty মান মেমরিতে লিখে দিয়ে line-টিকে clean করা, কপিটি cache-এ রেখেই; non-coherent DMA-তে যন্ত্র পড়ার আগে দরকার।যেখানে শিখবেন: পর্ব ৫২
Cache coherenceক্যাশ কোহেরেন্স
কয়েকটি core-এর cache-এ একই ঠিকানার কপি থাকলে সবাই যেন একই মান দেখে, তা নিশ্চিত করার hardware নিয়ম; একটি core লিখলে অন্যদের কপি বাতিল বা হালনাগাদ হয়।যেখানে শিখবেন: পর্ব ৪৮পর্ব ৫২পর্ব ৫৩
Cache controllerক্যাশ কন্ট্রোলার
Cache-এর hit-miss সিদ্ধান্ত, miss-এ processor থামানো, পরের স্তর থেকে block আনা আর line লেখা নিয়ন্ত্রণ করে এমন একটি ছোট FSM.যেখানে শিখবেন: পর্ব ৪৫
Cache hitক্যাশ হিট
যে ডেটা বা instruction চাওয়া হয়েছে তা cache-এ পাওয়া গেছে, তাই পরের ধীর স্তরে যেতে হয়নি।যেখানে শিখবেন: পর্ব ৪৪পর্ব ৪৫
Cache indexক্যাশ ইনডেক্স
Offset-এর ঠিক ওপরের বিটগুলো, যা ঠিক করে block-টি cache-এর কোন সারিতে (বা set-এ) বসবে।যেখানে শিখবেন: পর্ব ৪৫পর্ব ৪৬পর্ব ৫৮
Cache invalidateক্যাশ ইনভ্যালিডেট
Cache line-এর কপি বাতিল করা, যাতে পরের read মেমরি থেকে নতুন মান আনে; non-coherent DMA-তে যন্ত্রের লেখা ডেটা CPU পড়ার আগে দরকার।যেখানে শিখবেন: পর্ব ৫২
Cache line / blockক্যাশ লাইন / ব্লক
Cache আর পরের স্তরের মধ্যে আনা-নেওয়ার একক — memory-র নির্দিষ্ট মাপের একটি টানা টুকরো, আজকের সাধারণ CPU-তে প্রায়ই ৬৪ বাইট।যেখানে শিখবেন: পর্ব ৪৪পর্ব ৪৫পর্ব ৪৮
Cache missক্যাশ মিস
যে ডেটা বা instruction খোঁজা হচ্ছে তা cache-এ না পাওয়া, ফলে পরের ধীর স্তর (যেমন main memory) থেকে আনতে বাড়তি সময় লাগা।যেখানে শিখবেন: পর্ব ৪৩পর্ব ৪৪পর্ব ৪৫
Cache setক্যাশ সেট
set-associative cache-এ index দিয়ে বাছা ঘরের একটি দল; একটি block শুধু নিজের set-এর ঘরগুলোতেই বসতে পারে।যেখানে শিখবেন: পর্ব ৪৬
Cache tagক্যাশ ট্যাগ
Address-এর index-এর ওপরের বাকি বিট, যা line-এর পাশে জমা রাখা হয় যাতে একই ঘরের দাবিদার block-গুলোকে আলাদা করে চেনা যায়।যেখানে শিখবেন: পর্ব ৪৫পর্ব ৪৬পর্ব ৫৮
Cache-line bouncingক্যাশ-লাইন বাউন্সিং
একটি line-এ কয়েকটি core বারবার লেখায় line-টির মালিকানা core থেকে core-এ ঘুরতে থাকা; lock বা shared counter-এ প্রতিযোগিতা হলে দেখা দেয়।যেখানে শিখবেন: পর্ব ৫৩
Calleeকলি
যে function-কে ডাকা হয়; ফল a0-তে রাখা আর callee-saved register ও sp আগের মানে ফিরিয়ে দেওয়া তার দায়িত্ব।যেখানে শিখবেন: পর্ব ৩০
Callee-saved registerকলি-সেভড রেজিস্টার
যে register-এর মান function call-এর পরেও আগের মতো থাকার নিশ্চয়তা আছে; ডাকা function বদলাতে চাইলে আগে বাঁচিয়ে রাখে আর ফেরার আগে ফিরিয়ে দেয়, যেমন RISC-V-এর s0–s11 আর sp.যেখানে শিখবেন: পর্ব ২৬পর্ব ৩০পর্ব ৫৭
Callerকলার
যে function অন্য একটি function-কে ডাকে; argument রাখা আর caller-saved register-এর দরকারি মান বাঁচানো তার দায়িত্ব।যেখানে শিখবেন: পর্ব ৩০
Caller-saved registerকলার-সেভড রেজিস্টার
যে register ডাকা function ইচ্ছামতো বদলাতে পারে; call-এর পরে মান দরকার হলে ডাকনেওয়ালা function নিজে আগে বাঁচিয়ে রাখে, যেমন RISC-V-এর t0–t6, a0–a7 আর ra.যেখানে শিখবেন: পর্ব ২৬পর্ব ৩০
Calling conventionকলিং কনভেনশন
Function ডাকা আর ফেরার নিয়ম, যা ABI-র অংশ: argument আর ফেরত মান কোন register-এ, কোন register call-এর পরে অপরিবর্তিত থাকবে, আর stack কে কীভাবে ব্যবহার করবে।যেখানে শিখবেন: পর্ব ২৬পর্ব ৩০পর্ব ৫৯
CAM (content-addressable memory)ক্যাম
যে মেমরিতে ঠিকানার বদলে খোঁজার মান দিলে সব সারির সাথে একসাথে তুলনা করে বলে কোন সারিতে মিল; fully associative TLB-এর মতো ছোট কাঠামোয় ব্যবহৃত।যেখানে শিখবেন: পর্ব ৪৬
Canonical formক্যানোনিকাল ফর্ম
একটি Boolean function-এর প্রমিত ও অনন্য রূপ — sum of minterms বা product of maxterms — যেখানে প্রতিটি পদে প্রতিটি চলক থাকে।যেখানে শিখবেন: পর্ব ০৭পর্ব ০৯
Capacitorক্যাপাসিটর
দুটি পরিবাহী পাতের মাঝে চার্জ জমিয়ে রাখার উপাদান; DRAM-এ চার্জ থাকা বা না থাকা দিয়ে 1 বা 0 বোঝায়।যেখানে শিখবেন: পর্ব ৪৯
Capacity missক্যাপাসিটি মিস
প্রোগ্রাম যত block ঘুরিয়ে ব্যবহার করছে তা cache-এ না আঁটায় যে miss — একই আকারের fully associative cache-ও এখানে miss করত।যেখানে শিখবেন: পর্ব ৪৫পর্ব ৪৬পর্ব ৪৮
Carrier mobilityক্যারিয়ার মোবিলিটি
Semiconductor-এ বৈদ্যুতিক ক্ষেত্রে বাহক (electron বা hole) কত সহজে চলে তার মাপ; silicon-এ electron-এর mobility hole-এর চেয়ে মোটামুটি ২–৩ গুণ, তাই একই মাপের pMOS nMOS-এর চেয়ে দুর্বল।যেখানে শিখবেন: পর্ব ০৮
Carryক্যারি
যোগের সময় একটি ঘরের যোগফল ভিত্তির সমান বা বেশি হলে পরের (বাঁয়ের) ঘরে যে 1 চলে যায়; binary-তে ১ + ১ = 10, অর্থাৎ ঘরে লিখুন 0 আর বাঁয়ে পাঠান 1.যেখানে শিখবেন: পর্ব ০৪পর্ব ১১
Carry flag (C)ক্যারি ফ্ল্যাগ
যোগে MSB থেকে carry বেরোলে ১ হয় এমন status বিট (unsigned overflow); বিয়োগের পর ARM-এ C = 1 মানে borrow হয়নি, আর x86-এ CF = 1 মানে borrow হয়েছে।যেখানে শিখবেন: পর্ব ০৫পর্ব ১১পর্ব ১৩
Carry generate (g)ক্যারি জেনারেট
একটি ঘরের দুটি ইনপুট বিটই ১ হলে ঘরটি নিজেই carry তৈরি করে; g = a·b.যেখানে শিখবেন: পর্ব ১১পর্ব ৬০
Carry propagate (p)ক্যারি প্রোপাগেট
একটি ঘর ডান থেকে আসা carry-কে বাঁয়ে পার করে দেয় কি না; সাধারণত p = a ⊕ b, শুধু carry-র জন্য p = a + b-ও চলে।যেখানে শিখবেন: পর্ব ১১পর্ব ৬০
Carry-lookahead adder (CLA)ক্যারি-লুকঅ্যাহেড অ্যাডার
Generate আর propagate সংকেত থেকে প্রতিটি carry সরাসরি দুই স্তরের সূত্রে বের করে এমন দ্রুত adder; carry-র জন্য ঘর থেকে ঘরে অপেক্ষা করতে হয় না।যেখানে শিখবেন: পর্ব ১১পর্ব ১৩পর্ব ৫৮
Carry-propagate adderক্যারি-প্রোপাগেট অ্যাডার
যে সাধারণ adder দুটি সংখ্যা যোগ করে carry পুরো width জুড়ে ছড়িয়ে একটি চূড়ান্ত যোগফল দেয় (যেমন ripple, carry-lookahead বা prefix adder); carry-save adder-এর বিপরীত।যেখানে শিখবেন: পর্ব ২১
Carry-save adderক্যারি-সেভ অ্যাডার
তিনটি সংখ্যা নিয়ে carry না ছড়িয়ে একটি sum-সংখ্যা আর একটি carry-সংখ্যা দেয় এমন adder; delay মাত্র একটি full adder-এর, multiplier-এ ব্যবহৃত হয়।যেখানে শিখবেন: পর্ব ১১পর্ব ২১পর্ব ২২
Carry-select adderক্যারি-সিলেক্ট অ্যাডার
প্রতিটি ব্লকে carry-in ০ আর ১ দুই ধরে আগেই দুটি যোগফল বানিয়ে রাখে, আসল carry এলে multiplexer দিয়ে একটি বেছে নেয় এমন adder.যেখানে শিখবেন: পর্ব ১১
Carry-skip (carry-bypass) adderক্যারি-স্কিপ অ্যাডার
Ripple ব্লকের সব ঘর propagate করলে (P = 1) ঢোকা carry-কে বাইপাস পথে সরাসরি ব্লকের বাইরে পাঠায় এমন adder.যেখানে শিখবেন: পর্ব ১১
CAS latency (CL, tCL)ক্যাস লেটেন্সি
খোলা সারিতে READ command দেওয়া থেকে প্রথম ডেটা বের হওয়া পর্যন্ত clock cycle-এর সংখ্যা; ns-এ রূপান্তর করতে CL-কে ২০০০ দিয়ে গুণ করে MT/s দিয়ে ভাগ করতে হয়।যেখানে শিখবেন: পর্ব ৪৯পর্ব ৫৮
Catastrophic cancellationক্যাটাস্ট্রফিক ক্যান্সেলেশন
প্রায় সমান দুটি আনুমানিক সংখ্যার বিয়োগে সামনের মিলে যাওয়া অঙ্ক বাতিল হয়ে শুধু ভুল-মেশানো শেষ অঙ্ক থাকা, ফলে আপেক্ষিক ভুল বিশাল হয়ে যাওয়া।যেখানে শিখবেন: পর্ব ২৪
ccNUMA (cache-coherent NUMA)সিসি-নুমা
যে NUMA যন্ত্রে hardware সব node-এর cache-এর মধ্যে coherence রাখে, তাই সফটওয়্যারকে নিজে cache মেলাতে হয় না।যেখানে শিখবেন: পর্ব ৫৪
Chaining (vector chaining)চেইনিং
একটি vector instruction-এর ফল উপাদান বের হতেই পরের নির্ভরশীল vector instruction-এ পাঠিয়ে দেওয়া, পুরো vector শেষ হওয়ার অপেক্ষা না করে; vector-এর forwarding.যেখানে শিখবেন: পর্ব ৪২
Characteristic equationক্যারেক্টারিস্টিক ইকুয়েশন
Characteristic table-এর Boolean সূত্র, যা input আর Q দিয়ে Q⁺ প্রকাশ করে; যেমন JK-এর Q⁺ = JQ′ + K′Q.যেখানে শিখবেন: পর্ব ১৫
Characteristic tableক্যারেক্টারিস্টিক টেবিল
Flip-flop বা latch-এর input আর বর্তমান Q থেকে পরের মান Q⁺ কী হবে, তার টেবিল; উপাদানটির আচরণের পূর্ণ বর্ণনা।যেখানে শিখবেন: পর্ব ১৫
Checked arithmeticচেকড অ্যারিথমেটিক
হিসাবের সাথে সাথে overflow হলো কি না তা জানিয়ে দেওয়া পদ্ধতি, যেমন C-র __builtin_add_overflow বা Rust-এর checked_add; overflow হলে প্রোগ্রাম নিজে সিদ্ধান্ত নিতে পারে।যেখানে শিখবেন: পর্ব ২০
Chip select (CS)চিপ সিলেক্ট
মেমরি বা peripheral chip-এর যে input চালু হলে chip-টি bus-এর লেনদেনে সাড়া দেয়; address decoder-এর output এখানে যায়।যেখানে শিখবেন: পর্ব ১২
Chipletচিপলেট
একটি বড় chip-এর বদলে কয়েকটি ছোট আলাদা die বানিয়ে একই package-এ জুড়ে দেওয়ার কৌশলের প্রতিটি ছোট টুকরো।যেখানে শিখবেন: পর্ব ০২
CISCসিস্ক
Complex Instruction Set Computer — অনেক রকম, নানা দৈর্ঘ্যের আর মেমরিতে সরাসরি কাজ করা instruction-এর ISA, যেমন x86.যেখানে শিখবেন: পর্ব ০২পর্ব ২৫পর্ব ২৬
Clarifying questionক্ল্যারিফাইং কোয়েশ্চন
উত্তর দেওয়ার আগে প্রশ্নের অস্পষ্ট দিক পরিষ্কার করতে করা প্রশ্ন, যেমন কোন ISA, কোন ধরনের core বা কোন কাজের কথা হচ্ছে।যেখানে শিখবেন: পর্ব ৬১
CLINT (Core-Local Interruptor)ক্লিন্ট
RISC-V সিস্টেমে timer (সাধারণত সব core-এর জন্য একটি ভাগ করা mtime আর প্রতিটি core-এর নিজস্ব mtimecmp) আর software interrupt দেওয়ার ছোট ব্লক; নতুন নকশায় ACLINT নামের উন্নত রূপও দেখা যায়।যেখানে শিখবেন: পর্ব ৩৮
Clockক্লক
নির্দিষ্ট ছন্দে 0 আর 1-এর মধ্যে ওঠানামা করা একটি সংকেত, যার প্রতিটি টিকে digital circuit-এর register নতুন মান নেয়।যেখানে শিখবেন: পর্ব ০৩পর্ব ১৪পর্ব ১৫
Clock cycle (period)ক্লক সাইকেল
Clock-এর এক টিক থেকে পরের টিক পর্যন্ত সময়, যাকে cycle time বা period বলে; যেমন 1 GHz-এ 1 ns.যেখানে শিখবেন: পর্ব ০৩পর্ব ১৮পর্ব ৩৪
Clock dividerক্লক ডিভাইডার
একটি দ্রুত clock থেকে ধীর একটি সংকেত বানানোর counter, যেমন ৩২.৭৬৮ kHz-কে ২-এর ১৫ ঘাত (৩২,৭৬৮) দিয়ে ভাগ করে ১ Hz; FPGA-তে এর output সাধারণত নতুন clock নয়, enable হিসেবে ব্যবহার করা ভালো।যেখানে শিখবেন: পর্ব ১৯
Clock domainক্লক ডোমেইন
একই clock সংকেতে চলা circuit-এর অংশ; একটি SoC-তে সাধারণত ভিন্ন frequency-র অনেকগুলো clock domain থাকে।যেখানে শিখবেন: পর্ব ১৮
Clock domain crossing (CDC)ক্লক ডোমেইন ক্রসিং
এক clock domain থেকে আরেক clock domain-এ সংকেত পাঠানো; গ্রহণকারীর কাছে সংকেতটি asynchronous, তাই synchronizer, handshake বা async FIFO লাগে।যেখানে শিখবেন: পর্ব ১৮
Clock enableক্লক এনেবল
Flip-flop কোন clock edge-এ নতুন মান নেবে তা ঠিক করার সংকেত; সামনে একটি 2:1 mux বসিয়ে বানানো হয়, যা enable বন্ধ থাকলে Q-কেই আবার D-তে ফেরত দেয়।যেখানে শিখবেন: পর্ব ১৫পর্ব ১৯পর্ব ৩৪
Clock gatingক্লক গেটিং
যে অংশের কাজ নেই সেখানে clock সংকেত সাময়িক বন্ধ করে বিদ্যুৎ বাঁচানোর কৌশল; glitch এড়াতে বিশেষ latch-ভিত্তিক cell দিয়ে করা হয়।যেখানে শিখবেন: পর্ব ১৫পর্ব ১৬পর্ব ১৮
Clock jitterক্লক জিটার
একই জায়গায় পরপর clock edge-এর সময়ের অনিয়মিত কমবেশি, যার ফলে কোনো কোনো cycle পুরো Tc-এর চেয়ে ছোট হয়; setup-এর বাজেট থেকে বাদ রাখতে হয়।যেখানে শিখবেন: পর্ব ১৮
Clock rate (frequency)ক্লক রেট
প্রতি সেকেন্ডে কতগুলো clock cycle হয়, একক Hz; এটি cycle time-এর উল্টো, অর্থাৎ f = ১ / Tc.যেখানে শিখবেন: পর্ব ০৩পর্ব ১৮
Clock skewক্লক স্কিউ
একই clock edge দুটি ভিন্ন flip-flop-এ পৌঁছানোর সময়ের পার্থক্য; capture-এর clock দেরিতে এলে setup সহজ আর hold কঠিন হয়, আগে এলে উল্টো।যেখানে শিখবেন: পর্ব ১৮পর্ব ৫৮
Clock treeক্লক ট্রি
Buffer-এর গাছের মতো সাজানো নেটওয়ার্ক, যা একটি clock উৎস থেকে লক্ষ লক্ষ flip-flop-এ প্রায় সমান delay-তে clock পৌঁছে দেয়, যাতে skew কম থাকে।যেখানে শিখবেন: পর্ব ১৮
Clock-to-Q delay (tclk→Q)ক্লক-টু-কিউ ডিলে
সক্রিয় clock edge থেকে flip-flop-এর Q output-এ নতুন মান স্থির হওয়া পর্যন্ত সময়; সর্বোচ্চ মানকে অনেক বইয়ে tpcq বলা হয়।যেখানে শিখবেন: পর্ব ১৫পর্ব ১৮পর্ব ৩২
Clocking methodologyক্লকিং মেথডোলজি
কখন state element পড়া ও লেখা হবে তার নিয়ম; edge-triggered নকশায় সব লেখা একই clock-এর ধারে, তাই একই cycle-এ একটি register পড়ে আবার লেখা যায়।যেখানে শিখবেন: পর্ব ৩২
Closed-page policyক্লোজড-পেজ পলিসি
Memory controller-এর নিয়ম, যেখানে প্রতিটি পড়ার পরেই সারি বন্ধ করে দেওয়া হয়, যাতে পরের অনুরোধে বন্ধ করার অপেক্ষা না থাকে।যেখানে শিখবেন: পর্ব ৪৯
Cluster (computer cluster)ক্লাস্টার
দ্রুত network দিয়ে জোড়া একাধিক স্বাধীন কম্পিউটার, যারা মিলে একটি বড় যন্ত্রের মতো কাজ করে; প্রতিটির নিজের মেমরি আর OS থাকে।যেখানে শিখবেন: পর্ব ৫৪
CMOS (Complementary MOS)সিমস
nMOS আর pMOS জোড়ায় বসিয়ে gate বানানোর প্রযুক্তি, যেখানে যেকোনো ইনপুটে pull-up আর pull-down নেটওয়ার্কের ঠিক একটি চালু (conducting) থাকে আর অন্যটি বন্ধ; তাই স্থির অবস্থায় প্রায় power খরচ হয় না।যেখানে শিখবেন: পর্ব ০৮পর্ব ৪৯
Co-simulation (lock-step comparison)কো-সিমুলেশন
একই প্রোগ্রাম দুটি বাস্তবায়নে (যেমন নিজের CPU আর একটি golden model) পাশাপাশি চালিয়ে প্রতিটি instruction-এর পরে register আর PC মিলিয়ে দেখা; প্রথম অমিলের জায়গাতেই bug ধরা পড়ে।যেখানে শিখবেন: পর্ব ৫৭
Coarse-grained multithreadingকোর্স-গ্রেইনড মাল্টিথ্রেডিং
যে hardware multithreading-এ core একটি thread চালায় আর শুধু লম্বা stall-এ (যেমন cache miss) অন্য thread-এ বদলায়; বদলে pipeline refill-এর দাম দিতে হয়।যেখানে শিখবেন: পর্ব ৪৩
Code bloatকোড ব্লোট
Unrolling, inline বা nop-এর কারণে প্রোগ্রামের machine code অনেক বড় হয়ে যাওয়া; এতে instruction cache-এ চাপ বাড়ে আর লাভ কমে যেতে পারে।যেখানে শিখবেন: পর্ব ৩৯
Code densityকোড ডেনসিটি
একই প্রোগ্রাম কত কম byte-এর machine code-এ লেখা যায়; ঘন কোড মেমরি আর instruction cache কম খরচ করে।যেখানে শিখবেন: পর্ব ২৫পর্ব ২৭পর্ব ৩১
Code pageকোড পেজ
৮ বিটের byte-এর ১২৮–২৫৫ ঘরে কোন অক্ষর বসবে তার একটি তালিকা; দেশ ও কোম্পানিভেদে আলাদা ছিল, যেমন Latin-1 বা CP437.যেখানে শিখবেন: পর্ব ০৬
Code point (Unicode)কোড পয়েন্ট
Unicode-এ প্রতিটি অক্ষরের জন্য নির্দিষ্ট একটি সংখ্যা, সাধারণত hex-এ U+ দিয়ে লেখা হয় — যেমন বাংলা অ-এর code point হলো U+0985.যেখানে শিখবেন: পর্ব ০৪পর্ব ০৬
Coherence missকোহেরেন্স মিস
Miss-এর চতুর্থ ধরন: line-টি cache-এ ছিল, কিন্তু অন্য core লেখায় বাতিল হয়ে গেছে; true sharing আর false sharing দুটোই এর উৎস।যেখানে শিখবেন: পর্ব ৫৩পর্ব ৬১
Column-major orderকলাম-মেজর অর্ডার
2D array মেমরিতে column ধরে সাজানোর নিয়ম, যেখানে একটি column-এর উপাদান পাশাপাশি থাকে; Fortran, MATLAB আর Julia এভাবে রাখে।যেখানে শিখবেন: পর্ব ৪৮
Combinational circuitকম্বিনেশনাল সার্কিট
যে circuit-এর আউটপুট শুধু এই মুহূর্তের ইনপুটের ওপর নির্ভর করে, আগের কোনো অবস্থা মনে রাখে না; যেমন adder, multiplexer আর decoder.যেখানে শিখবেন: পর্ব ১১পর্ব ১২পর্ব ১৪
Combining (adjacency) theoremকম্বাইনিং থিওরেম
XY + XY′ = X, আর তার dual (X + Y)(X + Y′) = X — যে চলকটি দুই রূপেই আছে সেটি বাদ পড়ে; K-map-এর প্রতিটি দল আসলে এই সূত্রের বারবার প্রয়োগ।যেখানে শিখবেন: পর্ব ০৯
Commit pointকমিট পয়েন্ট
Pipeline-এর যে ধাপে পৌঁছালে একটি instruction-কে নিশ্চিতভাবে সম্পূর্ণ ধরা হয় আর জমা রাখা exception নেওয়া হয়; সাধারণ ৫ ধাপের pipeline-এ MEM-এর শেষ, out-of-order CPU-তে reorder buffer-এর মাথা।যেখানে শিখবেন: পর্ব ৩৮পর্ব ৪০
Common data bus (CDB)কমন ডেটা বাস
যে bus-এ একটি execution unit তার ফল আর নিজের tag একসাথে ঘোষণা করে, যাতে অপেক্ষায় থাকা সব reservation station আর register file একই cycle-এ মানটি তুলে নিতে পারে; এর সংখ্যা প্রতি cycle-এ কতগুলো ফল লেখা যাবে তা সীমিত করে।যেখানে শিখবেন: পর্ব ৪০পর্ব ৫৮পর্ব ৬০
Common subexpression elimination (CSE)কমন সাবএক্সপ্রেশন এলিমিনেশন
একই হিসাব কয়েকবার থাকলে একবার করে ফল রেখে দেওয়া আর বাকি জায়গায় সেটি ব্যবহার করা; যেমন (a+b) তিনবার থাকলেও যোগ একবার।যেখানে শিখবেন: পর্ব ৩১
Compare-and-branchকম্পেয়ার-অ্যান্ড-ব্রাঞ্চ
একটি instruction-এই দুটি register তুলনা করে শর্ত মিললে লাফ দেওয়া, flag ছাড়াই; RISC-V-এর beq, bne, blt, bge, bltu, bgeu এর উদাহরণ।যেখানে শিখবেন: পর্ব ১৩পর্ব ২৯
Compare-and-swap (CAS)কম্পেয়ার-অ্যান্ড-সোয়াপ
একটি atomic instruction: ঠিকানার মান প্রত্যাশিত মানের সমান হলে নতুন মান লেখে, না হলে কিছু না লিখে বর্তমান মান জানায়; x86-এ lock cmpxchg.যেখানে শিখবেন: পর্ব ৫৩
Compilerকম্পাইলার
যে প্রোগ্রাম C-র মতো উচ্চ-স্তরের ভাষার কোডকে একটি নির্দিষ্ট ISA-র assembly বা machine code-এ অনুবাদ করে, পথে কোডটিকে optimize-ও করে; যেমন GCC আর Clang.যেখানে শিখবেন: পর্ব ৩১পর্ব ৩৬
Compiler Explorer (godbolt.org)কম্পাইলার এক্সপ্লোরার
Matt Godbolt-এর তৈরি ওয়েবসাইট, যেখানে C বা অন্য ভাষার কোড লিখলে বহু compiler আর ISA-র assembly পাশাপাশি দেখা যায়, লাইনে লাইনে রং মিলিয়ে।যেখানে শিখবেন: পর্ব ৩১
Complement (NOT)কমপ্লিমেন্ট
একটি Boolean মানের উল্টো — 0-এর complement 1, 1-এর complement 0; এই কোর্সে A′ লেখা হয়।যেখানে শিখবেন: পর্ব ০৭
Compressed instruction (RVC)কমপ্রেসড ইনস্ট্রাকশন
RISC-V-এর C extension-এর ১৬-বিট instruction, যা প্রচলিত ৩২-বিট instruction-এর ছোট রূপ; কোডের মাপ কমায়।যেখানে শিখবেন: পর্ব ২৫
Compressed instructions (RISC-V C extension)কম্প্রেসড ইনস্ট্রাকশন
বহুল ব্যবহৃত instruction-এর ১৬-বিট রূপ, যা ৩২-বিট instruction-এর সাথে মিশে চলে; কোড সাধারণত ২৫–৩০% ছোট হয়। ARM-এর Thumb একই ধারণার আগের রূপ।যেখানে শিখবেন: পর্ব ৩১
Compulsory missকম্পালসারি মিস
কোনো block প্রথমবার চাওয়ায় যে miss হয়; যত বড় cache-ই হোক এড়ানো যায় না, তাই একে cold-start miss-ও বলে।যেখানে শিখবেন: পর্ব ৪৫পর্ব ৪৬পর্ব ৪৮
Computer architectureকম্পিউটার আর্কিটেকচার
কম্পিউটারের যে বৈশিষ্ট্যগুলো programmer আর compiler দেখেন — instruction, register, ডেটার ধরন, মেমরির ঠিকানা — তার নকশা; সংকীর্ণ অর্থে ISA, বিস্তৃত অর্থে ISA, microarchitecture আর hardware-এর পুরো নকশা।যেখানে শিখবেন: পর্ব ০১
Concatenationকনক্যাটিনেশন
{a, b}-এর মতো লেখায় কয়েকটি সংকেতের বিট পাশাপাশি জুড়ে একটি চওড়া vector বানানো; hardware-এ কোনো gate লাগে না।যেখানে শিখবেন: পর্ব ১৪
Concurrency (hardware)কনকারেন্সি
একই সময়ে অনেক কাজ চলা; hardware-এ প্রতিটি gate, assign আর always block একসাথে সক্রিয়, লাইনের ক্রমে নয়।যেখানে শিখবেন: পর্ব ১৪
Condition codeকন্ডিশন কোড
Flag-এর একটি নির্দিষ্ট সমন্বয়ের নাম, যেমন EQ (Z = 1) বা LT (N ≠ V); শর্তসাপেক্ষ branch বা instruction এটি দেখে সিদ্ধান্ত নেয়।যেখানে শিখবেন: পর্ব ১৩পর্ব ২৯
Conditional branchকন্ডিশনাল ব্রাঞ্চ
শর্ত সত্য হলে PC-তে নতুন ঠিকানা বসায়, মিথ্যা হলে পরের instruction-এ যেতে দেয় এমন instruction, যেমন RISC-V-এর beq বা blt.যেখানে শিখবেন: পর্ব ২৯পর্ব ৩৭
Conditional move (cmov, csel)কন্ডিশনাল মুভ
শর্ত দেখে দুটি মানের একটি গন্তব্য register-এ রাখার instruction, PC না বদলিয়ে; x86-এর cmov আর ARM64-এর csel এর উদাহরণ।যেখানে শিখবেন: পর্ব ২৯
Conditional move (cmov, csel)কন্ডিশনাল মুভ
Flag দেখে দুটি মানের একটি বেছে register-এ রাখার instruction — x86-এ cmovcc, ARM64-এ csel; শাখা ছাড়া if-else করা যায়, তাই branch-এর ভুল অনুমানের ঝুঁকি থাকে না।যেখানে শিখবেন: পর্ব ৩১পর্ব ৬১
Configuration spaceকনফিগারেশন স্পেস
প্রতিটি PCI বা PCIe function-এর একটি ছোট register-অঞ্চল (PCI-তে ২৫৬ byte, PCIe-তে ৪ KiB), যেখানে vendor ID, device ID, class আর BAR থাকে।যেখানে শিখবেন: পর্ব ৫১
Conflict missকনফ্লিক্ট মিস
Cache-এ জায়গা থাকলেও placement-এর নিয়মে একই ঘরের দাবিদার অন্য block সরিয়ে দেওয়ায় যে miss; fully associative cache-এ এটি hit হতো।যেখানে শিখবেন: পর্ব ৪৫পর্ব ৪৬পর্ব ৪৮
Consensus theoremকনসেনসাস থিওরেম
AB + A′C + BC = AB + A′C; একটি চলকের সরল ও উল্টো রূপওয়ালা দুই পদের বাকি অংশের গুণফল (consensus পদ) অপ্রয়োজনীয়।যেখানে শিখবেন: পর্ব ০৭পর্ব ১০পর্ব ১৯
Constant foldingকনস্ট্যান্ট ফোল্ডিং
যে হিসাবের সব মান compile-এর সময়েই জানা, সেটি compiler নিজেই করে ফল বসিয়ে দেয়; যেমন 60 * 60 * 24-এর বদলে 86400.যেখানে শিখবেন: পর্ব ৩১
Constant-time codeকনস্ট্যান্ট-টাইম কোড
যে কোডের সময় আর মেমরি-প্রবেশের ধরন গোপন ডেটার ওপর নির্ভর করে না — গোপন মানের ওপর শাখা বা index নেই; cryptography-র কোডের মৌলিক নিয়ম।যেখানে শিখবেন: পর্ব ৪১পর্ব ৬১পর্ব ৬২
Contact bounceকন্টাক্ট বাউন্স
যান্ত্রিক সুইচ চাপলে বা ছাড়লে ধাতব পাত কয়েক millisecond ধরে লাফিয়ে বারবার সংযোগ জোড়া-ছাড়া করে, ফলে একটি চাপে অনেকগুলো 0-1 pulse তৈরি হয়; SR latch বা software দিয়ে দূর করা হয়।যেখানে শিখবেন: পর্ব ১৫পর্ব ১৮পর্ব ৬২
Contamination delay (tCD)কন্টামিনেশন ডিলে
ইনপুট বদলানোর পর output বদলাতে শুরু করতে সবচেয়ে কম যত সময় লাগে; circuit-এর tCD তার দ্রুততম পথের gate-গুলোর tCD-এর যোগফল।যেখানে শিখবেন: পর্ব ০৮পর্ব ১৮
Context switchকনটেক্সট সুইচ
একটি প্রসেস বা thread-এর register আর অবস্থা সেভ করে অন্যটির অবস্থা ফিরিয়ে এনে CPU তাকে দেওয়া; সাধারণত timer interrupt বা system call-এর handler থেকে হয়।যেখানে শিখবেন: পর্ব ৩৮পর্ব ৪৩
Continuous assignmentকন্টিনিউয়াস অ্যাসাইনমেন্ট
Verilog-এর assign statement: বাঁ পাশের তার সবসময় ডান পাশের মানের সমান থাকে, ডান পাশের কোনো input বদলালেই হালনাগাদ হয়।যেখানে শিখবেন: পর্ব ১৪
Control characterকন্ট্রোল ক্যারেক্টার
ছাপার অক্ষর নয় এমন কোড, যা যন্ত্রকে নির্দেশ দেয় — যেমন নতুন লাইন (LF), ট্যাব বা ESC; ASCII-তে ০–৩১ আর ১২৭।যেখানে শিখবেন: পর্ব ০৬
Control dependenceকন্ট্রোল ডিপেনডেন্স
একটি instruction চলবে কি না তা আগের কোনো branch-এর ফলের ওপর নির্ভর করা; এর কারণে branch-এর দুই পাশের কোড সহজে মেশানো যায় না।যেখানে শিখবেন: পর্ব ৩৯
Control flowকন্ট্রোল ফ্লো
প্রোগ্রামের instruction কোন ক্রমে চলবে তার পুরো ব্যবস্থা — ক্রমানুসারে চলা, শাখা, লুপ, function call আর ফেরা।যেখানে শিখবেন: পর্ব ২৯
Control hazard (branch hazard)কন্ট্রোল হ্যাজার্ড
Branch-এর ফল জানার আগেই পরের instruction আনতে হয়, অথচ কোনটি আনতে হবে তা তখনো অজানা; stall, branch-এর ফল আগের ধাপে বের করা বা branch prediction দিয়ে সামলানো হয়।যেখানে শিখবেন: পর্ব ৩৫পর্ব ৩৬পর্ব ৩৭
Control signalকন্ট্রোল সিগন্যাল
Control unit থেকে datapath-এ যাওয়া এক বা কয়েক বিটের সংকেত, যা বলে দেয় কোন mux কোন ইনপুট নেবে, কোথায় লেখা হবে আর ALU কী করবে।যেখানে শিখবেন: পর্ব ৩২পর্ব ৩৩পর্ব ৩৪
Control storeকন্ট্রোল স্টোর
Microinstruction রাখার ছোট, দ্রুত memory — সাধারণত ROM, কখনো লেখা যায় এমন RAM; micro-PC-র ঠিকানায় প্রতি cycle-এ একটি microinstruction পড়া হয়।যেখানে শিখবেন: পর্ব ৩৪
Control unitকন্ট্রোল ইউনিট
CPU-র যে অংশ instruction decode করে datapath, মেমরি আর ALU-কে কখন কী করতে হবে তার control signal পাঠায়।যেখানে শিখবেন: পর্ব ০১পর্ব ১৩পর্ব ১৭
Core schedulingকোর শিডিউলিং
OS-এর এমন নীতি, যেখানে একই core-এর sibling thread-এ শুধু পরস্পর-বিশ্বস্ত task একসাথে চলে, যাতে SMT-এর side channel-এর ঝুঁকি কমে।যেখানে শিখবেন: পর্ব ৪৩
Correct roundingকারেক্ট রাউন্ডিং
একটি operation-এর ফল হবে অসীম নির্ভুল আসল ফলকে বর্তমান rounding mode-এ round করলে যা হয় ঠিক তাই; IEEE 754 যোগ, বিয়োগ, গুণ, ভাগ আর বর্গমূলে এটি বাধ্যতামূলক করে।যেখানে শিখবেন: পর্ব ২৪
Correlating predictor (two-level predictor)কোরিলেটিং প্রেডিক্টর
শুধু নিজের অতীত নয়, সাম্প্রতিক অন্য শাখাগুলোর ফলও (history) দেখে অনুমান করা predictor; (m, n) predictor-এ m বিটের ইতিহাস আর n-বিটের counter.যেখানে শিখবেন: পর্ব ৩৭
Counterকাউন্টার
এমন sequential circuit যা প্রতিটি clock-এ একটি নির্দিষ্ট ক্রমের পরের state-এ যায় আর শেষে আবার শুরুতে ফেরে, যেমন 0 থেকে 7.যেখানে শিখবেন: পর্ব ১৬পর্ব ১৯
CPI (cycles per instruction)সিপিআই
প্রতিটি instruction গড়ে কতগুলো clock cycle নেয়; instruction mix থাকলে প্রতিটি class-এর CPI-এর ভারযুক্ত গড়।যেখানে শিখবেন: পর্ব ০৩পর্ব ২৫পর্ব ৩২
CPLD (Complex Programmable Logic Device)সিপিএলডি
FPGA-র চেয়ে ছোট প্রোগ্রাম করা যায় এমন logic chip, সাধারণত SOP-ধরনের ব্লক দিয়ে গড়া; চালু হতেই কাজ শুরু করে, ছোট control logic-এ ব্যবহার হয়।যেখানে শিখবেন: পর্ব ০৮
CPU timeসিপিইউ টাইম
CPU যতক্ষণ এই প্রোগ্রামের কাজেই ব্যস্ত ছিল; প্রোগ্রামের নিজের কোডে (user) আর তার হয়ে kernel-এর কাজে (system) — এই দুই ভাগে মাপা হয়।যেখানে শিখবেন: পর্ব ০৩পর্ব ৫৮
CRC (cyclic redundancy check)সিআরসি
ডেটাকে একটি generator polynomial দিয়ে mod-2 ভাগ করে ভাগশেষকে check-বিট হিসেবে যোগ করার ভুল-ধরার পদ্ধতি; hardware-এ এটি একটি LFSR.যেখানে শিখবেন: পর্ব ১৬
Critical pathক্রিটিক্যাল পাথ
Circuit-এর ইনপুট থেকে output পর্যন্ত সবচেয়ে বেশি delay-এর পথ; এটিই ঠিক করে circuit কত দ্রুত চলতে পারে বা clock কত দ্রুত দেওয়া যায়।যেখানে শিখবেন: পর্ব ০৮পর্ব ১১পর্ব ১৮
Critical sectionক্রিটিক্যাল সেকশন
কোডের যে অংশ ভাগ করা ডেটা বদলায় আর একসাথে একাধিক পক্ষ (thread, core বা interrupt) ঢুকলে ভুল হয়; একক-core MCU-তে সাধারণত interrupt বন্ধ রেখে, অন্যত্র lock বা atomic দিয়ে রক্ষা করা হয়।যেখানে শিখবেন: পর্ব ৬২
Critical word firstক্রিটিক্যাল ওয়ার্ড ফার্স্ট
Miss-এর সময় block-এর যে word CPU চেয়েছে, নিচের স্তর থেকে সেটি আগে আনা আর সাথে সাথে CPU-কে দেওয়া; বাকি block পরে ভরে। এতে কার্যকর miss penalty কমে।যেখানে শিখবেন: পর্ব ৪৭
Cross-compilerক্রস-কম্পাইলার
যে compiler এক ধরনের কম্পিউটারে চলে কিন্তু অন্য ISA-র জন্য কোড বানায়, যেমন x86 ল্যাপটপে চলা riscv64-linux-gnu-gcc.যেখানে শিখবেন: পর্ব ২৬পর্ব ৩১
Cross-origin isolationক্রস-অরিজিন আইসোলেশন
COOP আর COEP HTTP header দিয়ে একটি পাতার ঘোষণা যে অন্য origin-এর সম্পদ অনুমতি ছাড়া তার process-এ আসবে না; এর পরেই SharedArrayBuffer-এর মতো সুবিধা মেলে।যেখানে শিখবেন: পর্ব ৪১
Crossbar switchক্রসবার
N টি ইনপুট আর N টি আউটপুটের প্রতিটি জোড়ার জন্য একটি করে সংযোগ-বিন্দু (মোট N² crosspoint) রাখা switch; যেকোনো ভিন্ন জোড়া একসাথে কথা বলতে পারে।যেখানে শিখবেন: পর্ব ৫৪
Crosstalkক্রসটক
পাশাপাশি তারে দ্রুত বদলানো একটি সংকেত বৈদ্যুতিকভাবে পাশের তারের সংকেতকে বিকৃত করে ফেলা।যেখানে শিখবেন: পর্ব ৫১
Crystal oscillatorক্রিস্টাল অসিলেটর
Quartz স্ফটিকের যান্ত্রিক কম্পন কাজে লাগিয়ে খুব স্থির frequency-র সংকেত তৈরির circuit; board-এ clock-এর মূল উৎস।যেখানে শিখবেন: পর্ব ১৮
CSR (control and status register)সিএসআর
RISC-V-এর বিশেষ register, যেখানে CPU-র অবস্থা আর নিয়ন্ত্রণের তথ্য থাকে (যেমন exception-এর কারণ, floating point-এর rounding mode); Zicsr-এর instruction দিয়ে পড়া-লেখা হয়।যেখানে শিখবেন: পর্ব ২৫পর্ব ৩৮পর্ব ৫০
CUDAকুডা
NVIDIA-র GPU প্রোগ্রাম করার platform আর C/C++-ভিত্তিক ভাষা-সম্প্রসারণ, ২০০৭ সালে প্রকাশ্যে আসে।যেখানে শিখবেন: পর্ব ৫৫
CXL (Compute Express Link)সি-এক্স-এল
PCIe-এর ভৌত সংযোগের ওপর চলা একটি মান, যার মাধ্যমে CPU বাইরের device-এর মেমরি load/store দিয়ে ব্যবহার করতে আর cache-coherent সংযোগ রাখতে পারে।যেখানে শিখবেন: পর্ব ৪৪পর্ব ৪৯পর্ব ৫১
Cycle stealingসাইকেল স্টিলিং
DMA চলার সময় মেমরি বা bus-এর কিছু সময় যন্ত্র নিয়ে নেয়, ফলে CPU-র মেমরি access মাঝে মাঝে একটু অপেক্ষা করে — পুরোনো বইয়ের শব্দ।যেখানে শিখবেন: পর্ব ৫২
Cycle-accurate simulatorসাইকেল-অ্যাকুরেট সিমুলেটর
যে simulator একটি নির্দিষ্ট microarchitecture-এর প্রতিটি clock cycle-এ কী ঘটে তা মডেল করে, তাই মোট cycle আর CPI-র হিসাব দেয়; functional simulator-এর চেয়ে অনেক ধীর।যেখানে শিখবেন: পর্ব ৫৭
Cyclic chartসাইক্লিক চার্ট
যে PI chart-এ কোনো essential PI নেই আর প্রতিটি কলাম অন্তত দুটি সারিতে ঢাকা — সহজ নিয়মে আর এগোনো যায় না, বেছে নিতে হয় (যেমন Petrick-এর পদ্ধতিতে)।যেখানে শিখবেন: পর্ব ১০

D

D flip-flopডি ফ্লিপ-ফ্লপ
সক্রিয় clock edge-এ D input-এর মান নিয়ে পরের edge পর্যন্ত ধরে রাখে এমন flip-flop; characteristic equation Q⁺ = D, আধুনিক chip-এর প্রায় সব register এ দিয়ে বানানো।যেখানে শিখবেন: পর্ব ১৫পর্ব ১৬পর্ব ১৭
D latch (transparent latch)ডি ল্যাচ
একটি data input D আর enable-ওয়ালা latch: enable চালু থাকার পুরো সময় Q = D (স্বচ্ছ), enable বন্ধ হলে শেষ মান ধরে রাখে; S = D, R = D′ বলে নিষিদ্ধ অবস্থা হয় না।যেখানে শিখবেন: পর্ব ১৫
DAA (Decimal Adjust after Addition)ডেসিমেল অ্যাডজাস্ট
x86-এর একটি পুরোনো instruction, যা binary যোগের পর AL register-এর দুটি packed BCD অঙ্ককে +6 সংশোধন দিয়ে সঠিক দশমিক রূপে আনে; ৬৪-বিট মোডে এটি বৈধ নয়।যেখানে শিখবেন: পর্ব ২০
Dadda treeদাদ্দা ট্রি
১৯৬৫ সালে L. Dadda-র প্রস্তাবিত Wallace tree-র রূপভেদ: লক্ষ্য-ক্রম 2, 3, 4, 6, 9, 13… মেনে প্রতি স্তরে শুধু যতটুকু দরকার ততটুকু কমানো, ফলে full adder কিছুটা কম লাগে।যেখানে শিখবেন: পর্ব ২১
Daisy chainডেইজি চেইন
অনুমতির সংকেত যন্ত্র থেকে যন্ত্রে শিকলের মতো পাঠানোর arbitration; তার কম লাগে, কিন্তু শিকলের অবস্থানই অগ্রাধিকার ঠিক করে।যেখানে শিখবেন: পর্ব ৫১
Dark siliconডার্ক সিলিকন
Chip-এর যে অংশ power আর তাপের সীমার কারণে একই সময়ে পূর্ণ গতিতে চালু রাখা যায় না, বন্ধ বা ধীর রাখতে হয়।যেখানে শিখবেন: পর্ব ০২পর্ব ৫৬
Data cache (D-cache)ডেটা ক্যাশ
শুধু load আর store-এর ডেটা রাখার cache, যা MEM ধাপ ব্যবহার করে।যেখানে শিখবেন: পর্ব ৩৫পর্ব ৪৫
Data dependenceডেটা ডিপেনডেন্স
দুটি instruction একই register বা মেমরি-ঠিকানা পড়া-লেখার কারণে যে ক্রম-সম্পর্ক তৈরি হয়; এটি প্রোগ্রামের ধর্ম, আর pipeline-এ তা hazard হতে পারে বা না-ও পারে।যেখানে শিখবেন: পর্ব ৩৬পর্ব ৩৯পর্ব ৪০
Data hazardডেটা হ্যাজার্ড
পরের instruction এমন মান চায়, যা আগের instruction এখনো register-এ লেখেনি; forwarding বা stall দিয়ে সামলানো হয়।যেখানে শিখবেন: পর্ব ৩৫পর্ব ৩৬পর্ব ৩৭
Data memoryডেটা মেমরি
Datapath-এর যে মেমরি load-এ পড়া আর store-এ লেখা হয়; ঠিকানা আসে ALU থেকে, আর লেখা হয় শুধু clock-এর ধারে যখন MemWrite = 1.যেখানে শিখবেন: পর্ব ৩২
Data raceডেটা রেস
দুটি thread একই ঠিকানায় একসাথে access করে, অন্তত একটি লেখে, আর মাঝে কোনো synchronization নেই; C আর C++-এ এটি undefined behavior.যেখানে শিখবেন: পর্ব ৫৩
Data-level parallelism (DLP)ডেটা-লেভেল প্যারালেলিজম
অনেকগুলো ডেটার ওপর একই কাজ একে অপরের থেকে স্বাধীনভাবে করা যায় বলে সেগুলো একসাথে করার সুযোগ; SIMD, vector machine আর GPU এই সুযোগ কাজে লাগায়।যেখানে শিখবেন: পর্ব ৪২
Dataflow limitডেটাফ্লো লিমিট
শুধু true dependence মেনে, অসীম hardware ধরে, একটি কোড শেষ হওয়ার সর্বনিম্ন সময় — dependence graph-এর সবচেয়ে লম্বা পথ (critical path); ideal IPC = instruction সংখ্যা ভাগ সেই দৈর্ঘ্য।যেখানে শিখবেন: পর্ব ৩৯
Datapathডেটাপাথ
CPU-র যে অংশে ডেটা চলাচল আর হিসাব হয় — register file, ALU, multiplexer আর তাদের সংযোগ।যেখানে শিখবেন: পর্ব ০১পর্ব ১৩পর্ব ৩২
Datasheetডেটাশিট
নির্মাতার প্রকাশিত একটি chip-এর আনুষ্ঠানিক বিবরণ — pin-বিন্যাস, ভোল্টেজ সীমা, delay, current আর ব্যবহারের নিয়ম; ল্যাব আর নকশায় চূড়ান্ত উৎস।যেখানে শিখবেন: পর্ব ০৮পর্ব ১৮
DDR SDRAMডিডিআর
Double Data Rate SDRAM — clock-এর ওঠা আর নামা দুই প্রান্তেই ডেটা পাঠায়, তাই প্রতি clock-এ দুটি transfer; DDR3, DDR4, DDR5 এর প্রজন্ম।যেখানে শিখবেন: পর্ব ৪৯
#DE (divide error exception)ডিভাইড এরর
x86-এ div বা idiv শূন্য দিয়ে ভাগ করলে বা ভাগফল register-এ না ধরলে যে hardware exception ওঠে; Linux এটিকে SIGFPE হিসেবে প্রোগ্রামে পাঠায়।যেখানে শিখবেন: পর্ব ২২
De Morgan's lawsডি মরগানের সূত্র
(A + B)′ = A′B′ এবং (AB)′ = A′ + B′; পুরো expression-এর NOT ভেঙে প্রতিটি অংশে নামালে AND আর OR অদলবদল হয়, যেকোনো সংখ্যক চলকে খাটে।যেখানে শিখবেন: পর্ব ০৭পর্ব ০৯পর্ব ৬০
Dead code eliminationডেড কোড এলিমিনেশন
যে কোডের ফল কোথাও ব্যবহার হয় না বা যে শাখা কখনো চলবে না, compiler তা পুরোপুরি মুছে ফেলে।যেখানে শিখবেন: পর্ব ৩১পর্ব ৪৮
Debouncingডিবাউন্সিং
যান্ত্রিক সুইচের লাফানো সংকেত থেকে একটি পরিষ্কার পরিবর্তন বের করা, যেমন পরপর N টি নমুনায় একই নতুন মান না আসা পর্যন্ত output না বদলানো।যেখানে শিখবেন: পর্ব ১৮পর্ব ১৯পর্ব ৬২
Debuggerডিবাগার
যে প্রোগ্রাম অন্য প্রোগ্রামকে থামিয়ে থামিয়ে চালাতে, register আর মেমরি দেখতে ও বদলাতে দেয়, যেমন gdb; breakpoint আর single-step-এর জন্য trap-এর ওপর নির্ভর করে।যেখানে শিখবেন: পর্ব ৩৮
Decimal floating pointডেসিমাল ফ্লোটিং পয়েন্ট
ভিত্তি ১০-এর floating-point format (IEEE 754-2008-এর decimal32, decimal64, decimal128), যেখানে ০.১-এর মতো দশমিক ভগ্নাংশ হুবহু থাকে; টাকার হিসাবে ব্যবহৃত হয়।যেখানে শিখবেন: পর্ব ২৩
Decoderডিকোডার
n টি input থেকে ২ⁿটি output-এর ঠিক একটিকে 1 করার circuit; প্রতিটি output input-এর একটি minterm, তাই ঠিকানা বা নম্বর থেকে একটি লাইন বাছাইয়ে ব্যবহৃত হয়।যেখানে শিখবেন: পর্ব ১২পর্ব ৩৩পর্ব ৪৪
Degree (of a network node)ডিগ্রি
Network-এর একটি node থেকে কয়টি link বের হয়; বেশি degree মানে বেশি port আর তার, তাই বেশি খরচ।যেখানে শিখবেন: পর্ব ৫৪
Delay (#) in Verilogডিলে
#10-এর মতো লেখা, যা simulator-কে নির্দিষ্ট সময় অপেক্ষা করতে বলে; synthesis এটি উপেক্ষা করে।যেখানে শিখবেন: পর্ব ১৪
Delay buffer (hold-fix buffer)ডিলে বাফার
যে buffer যুক্তির কাজ বদলায় না, শুধু সংকেতকে একটু দেরি করায়; hold violation সারাতে খুব ছোট পথে বসানো হয়।যেখানে শিখবেন: পর্ব ১৮
Demultiplexer (demux)ডিমাল্টিপ্লেক্সার
একটি data input-কে n টি select বিট দিয়ে ২ⁿটি output-এর একটিতে পাঠানোর circuit, বাকি output 0 থাকে; enable-সহ decoder-ই আসলে demux হিসেবে কাজ করে।যেখানে শিখবেন: পর্ব ১২
Dennard scalingডেনার্ড স্কেলিং
১৯৭৪ সালে Robert Dennard ও সহকর্মীদের প্রবন্ধের scaling নিয়ম: transistor-এর মাপ আর voltage একই অনুপাতে ছোট করলে power density স্থির থাকে; ২০০০-এর দশকের মাঝামাঝি leakage-এর কারণে voltage আর কমানো যায়নি, তাই এটি ভেঙে পড়ে।যেখানে শিখবেন: পর্ব ০২পর্ব ৩৯পর্ব ৫৩
Dependence graphডিপেনডেন্স গ্রাফ
প্রতিটি instruction একটি node আর প্রতিটি dependence একটি তীর, যার গায়ে কত cycle পরে চলতে পারবে তা লেখা; compiler এটি দিয়ে বোঝে কোন instruction-এর ক্রম বদলানো যায়।যেখানে শিখবেন: পর্ব ৩৯
Descriptor ringডেসক্রিপ্টর রিং
মেমরিতে descriptor-এর একটি circular buffer, যার head আর tail সূচক দিয়ে driver আর যন্ত্র কাজ জমা দেয় আর শেষ করে; NIC আর NVMe-র মূল ব্যবস্থা।যেখানে শিখবেন: পর্ব ৫২
Destination register (rd)ডেস্টিনেশন রেজিস্টার
যে register-এ instruction-এর ফল লেখা হয়; RISC-V-এ এর নম্বর সবসময় বিট ১১..৭-এ থাকে।যেখানে শিখবেন: পর্ব ২৭
Destructive readডেস্ট্রাকটিভ রিড
যে পড়ার সময় cell-এর জমানো মান নষ্ট হয়ে যায়, তাই পড়ার পরে মানটি আবার লিখে ফিরিয়ে দিতে হয়; DRAM-এর পড়া এমন।যেখানে শিখবেন: পর্ব ৪৯
Device controllerডিভাইস কন্ট্রোলার
যন্ত্রের পাশে বা chip-এর ভেতরের যে circuit যন্ত্রের ভেতরের জটিল কাজ সামলায় আর CPU-র দিকে কয়েকটি সরল register দেখায়।যেখানে শিখবেন: পর্ব ৫১
Device driverডিভাইস ড্রাইভার
Kernel-এর যে অংশ একটি নির্দিষ্ট যন্ত্রের register, DMA আর interrupt সামলায় আর বাকি OS-কে একটি সাধারণ interface দেয়।যেখানে শিখবেন: পর্ব ৫২
Device registerডিভাইস রেজিস্টার
Controller-এর status, control বা data register, যা CPU ঠিকানা দিয়ে পড়ে-লেখে; মেমরির মতো নয় — মান নিজে বদলায়, আর পড়ারও পার্শ্বপ্রতিক্রিয়া থাকতে পারে।যেখানে শিখবেন: পর্ব ৫১
DFA (deterministic finite automaton)ডিএফএ
তত্ত্বের ভাষায় output-হীন FSM: প্রতিটি state আর প্রতিটি অক্ষরে ঠিক একটি পরের state, আর কিছু state গ্রহণযোগ্য (accepting); regular expression-কে এভাবে যন্ত্রে রূপ দেওয়া যায়।যেখানে শিখবেন: পর্ব ১৭
Digital logicডিজিটাল লজিক
শুধু 0 আর 1 মান নিয়ে কাজ করা circuit-এর নকশা — logic gate, flip-flop, adder, register — যার ভাষা Boolean algebra.যেখানে শিখবেন: পর্ব ০১
DIMMডিম
Dual Inline Memory Module — মাদারবোর্ডের slot-এ বসানো ছোট বোর্ড, যার ওপর এক বা একাধিক rank-এর DRAM chip থাকে।যেখানে শিখবেন: পর্ব ৪৯
Direct (absolute) addressingডাইরেক্ট অ্যাড্রেসিং
যে mode-এ address field নিজেই operand-এর মেমরি-ঠিকানা: EA = A.যেখানে শিখবেন: পর্ব ২৮
Direct-mapped cacheডিরেক্ট-ম্যাপড ক্যাশ
যে cache-এ প্রতিটি memory block-এর জন্য ঠিক একটি নির্দিষ্ট ঘর থাকে: index = block address mod cache-এর line-এর সংখ্যা।যেখানে শিখবেন: পর্ব ৪৫পর্ব ৪৬পর্ব ৫৭
Directed roundingডিরেক্টেড রাউন্ডিং
নির্দিষ্ট একটি দিকে round করার তিনটি mode — শূন্যের দিকে, +∞-এর দিকে আর −∞-এর দিকে; interval arithmetic-এ কাজে লাগে।যেখানে শিখবেন: পর্ব ২৪
Directed testডিরেক্টেড টেস্ট
নির্দিষ্ট একটি আচরণ বা কোণার ঘটনা পরীক্ষা করতে হাতে বেছে লেখা input-ক্রম, যার প্রত্যাশিত ফল আগে থেকে জানা।যেখানে শিখবেন: পর্ব ১৯
Directory-based coherenceডিরেক্টরি-ভিত্তিক কোহেরেন্স
সবাইকে broadcast না করে প্রতিটি line-এর জন্য একটি তালিকা রাখা হয় — কোন কোন core-এর কাছে কপি আছে — আর শুধু তাদেরই বার্তা পাঠানো হয়; বড় chip আর বহু-socket সিস্টেমে ব্যবহৃত।যেখানে শিখবেন: পর্ব ৫৩পর্ব ৫৪পর্ব ৬১
Dirty bitডার্টি বিট
Write-back cache-এর line-এ একটি বিট, যা ১ হলে বোঝায় line-টি বদলেছে আর সরানোর আগে memory-তে ফেরত লিখতে হবে।যেখানে শিখবেন: পর্ব ৪৫পর্ব ৪৭পর্ব ৫০
Disassemblerডিসঅ্যাসেম্বলার
যে প্রোগ্রাম machine code-এর বিট পড়ে আবার assembly লেখায় রূপান্তর করে, যেমন objdump -d.যেখানে শিখবেন: পর্ব ২৭
Dispatchডিসপ্যাচ
Rename-এর পরে micro-op-কে ROB-এ একটি entry দেওয়া আর issue queue বা load/store queue-তে বসানোর ধাপ; বইভেদে issue আর dispatch শব্দ দুটির অর্থ উল্টো ব্যবহৃত হয়।যেখানে শিখবেন: পর্ব ৪০
Dispatch ROMডিসপ্যাচ রম
Opcode-কে ঠিকানা ধরে পরের microinstruction-এর ঠিকানা দেয় এমন ছোট lookup table; এর মাধ্যমে microprogram instruction-এর ধরন অনুযায়ী আলাদা পথে শাখা নেয়।যেখানে শিখবেন: পর্ব ৩৪
Displacement (base + offset) addressingডিসপ্লেসমেন্ট অ্যাড্রেসিং
যে mode-এ একটি base register-এর সাথে instruction-এর স্থির offset যোগ করে ঠিকানা পাওয়া যায়: EA = R + A; RISC-V-র lw x5, 8(x10).যেখানে শিখবেন: পর্ব ২৮
Distractorডিসট্র্যাক্টর
MCQ-এর ইচ্ছাকৃতভাবে বানানো ভুল অপশন, যা কোনো প্রচলিত ভুল ধারণা বা হিসাবের ভুল থেকে আসে বলে সঠিক মনে হতে পারে।যেখানে শিখবেন: পর্ব ৫৯
Distributive lawডিস্ট্রিবিউটিভ ল
A(B + C) = AB + AC এবং A + BC = (A + B)(A + C); Boolean algebra-য় AND আর OR একে অপরের ওপর বণ্টিত হয়।যেখানে শিখবেন: পর্ব ০৭
Dividend (ভাজ্য)ডিভিডেন্ড
ভাগে যে সংখ্যাকে ভাগ করা হয়; যেমন 74 ÷ 8-এ 74 হলো ভাজ্য।যেখানে শিখবেন: পর্ব ২২
Division by zeroডিভিশন বাই জিরো
শূন্য দিয়ে ভাগ, যার গাণিতিক কোনো মান নেই; x86-এ exception ওঠে, আর RISC-V ও ARM-এ একটি নির্ধারিত মান ফেরত আসে।যেখানে শিখবেন: পর্ব ২২
Divisor (ভাজক)ডিভাইজর
যে সংখ্যা দিয়ে ভাগ করা হয়; যেমন 74 ÷ 8-এ 8 হলো ভাজক।যেখানে শিখবেন: পর্ব ২২
DMA (direct memory access)ডিএমএ
যে ব্যবস্থায় যন্ত্র নিজেই CPU-কে বাদ দিয়ে মেমরি থেকে পড়ে বা মেমরিতে লেখে, আর কাজ শেষে সাধারণত interrupt দেয়।যেখানে শিখবেন: পর্ব ৫১পর্ব ৫২পর্ব ৫৮
DMA attackডিএমএ অ্যাটাক
ক্ষতিকর যন্ত্র বা আপস-করা firmware-এর DMA ব্যবহার করে OS-এর অনুমতি এড়িয়ে মেমরি পড়া বা বদলানোর ঝুঁকি; IOMMU আর কঠোর নীতি এর প্রধান প্রতিরক্ষা।যেখানে শিখবেন: পর্ব ৫২
DMA controllerডিএমএ কন্ট্রোলার
যন্ত্র আর মেমরির মাঝে বসে CPU-র বদলে ডেটা সরানোর আলাদা একটি সার্কিট, যেমন পুরোনো PC-র Intel 8237 বা microcontroller-এর DMA unit.যেখানে শিখবেন: পর্ব ৫২
DMA descriptorডিএমএ ডেসক্রিপ্টর
একটি DMA কাজের বিবরণ — buffer-এর ঠিকানা, দৈর্ঘ্য, flag আর যন্ত্রের লেখা status (যেমন descriptor done বিট) — যা মেমরিতে রাখা হয়।যেখানে শিখবেন: পর্ব ৫২
Don't care (X, d)ডোন্ট কেয়ার
এমন ইনপুট-সমন্বয় যা কখনো আসে না, বা এলেও আউটপুট কী হলো তাতে কিছু যায় আসে না; K-map-এ X লেখা হয়, আর দল বড় করতে কাজে লাগলে 1, না লাগলে 0 ধরা হয়।যেখানে শিখবেন: পর্ব ০৯পর্ব ১০পর্ব ১২
Doorbell registerডোরবেল রেজিস্টার
যন্ত্রের একটি MMIO register, যাতে driver লিখে জানায় যে ring-এ নতুন কাজ জমা হয়েছে, সাধারণত নতুন tail মান লিখে।যেখানে শিখবেন: পর্ব ৫২
Double precision (binary64)ডাবল প্রিসিশন
IEEE 754-এর ৬৪ বিটের format — ১ sign, ১১ exponent (bias ১০২৩), ৫২ fraction; C-র double আর JavaScript-এর Number, নির্ভুলতা প্রায় ১৬ দশমিক অঙ্ক।যেখানে শিখবেন: পর্ব ২৩
Double roundingডাবল রাউন্ডিং
একটি ফলকে প্রথমে বেশি precision-এ, পরে কম precision-এ round করা; কখনো কখনো সরাসরি একবার round করার চেয়ে ১ ULP আলাদা ফল দেয়।যেখানে শিখবেন: পর্ব ২৪
DRAM (Dynamic RAM)ডি-র‍্যাম
প্রতি bit-এ একটি transistor আর একটি capacitor-এর cell দিয়ে বানানো ঘন ও সস্তা মেমরি; চার্জ চুইয়ে যায় বলে নিয়মিত refresh লাগে, আর এটিই কম্পিউটারের main memory.যেখানে শিখবেন: পর্ব ৪৪পর্ব ৪৯পর্ব ৬০
DRAM bankডির‍্যাম ব্যাংক
একটি DRAM chip-এর ভেতরের স্বাধীন memory array, যার নিজের row buffer আছে; আলাদা bank-এ একসাথে আলাদা সারি খোলা থাকতে পারে।যেখানে শিখবেন: পর্ব ৪৯
DRAM refreshডির‍্যাম রিফ্রেশ
চার্জ চুইয়ে মান হারানোর আগে DRAM-এর প্রতিটি সারি পড়ে আবার লেখা; DDR4-এ সাধারণত প্রতিটি সারি প্রায় ৬৪ ms-এর মধ্যে একবার।যেখানে শিখবেন: পর্ব ৪৯
DSP (Digital Signal Processor)ডিএসপি
শব্দ, ছবি, রেডিও সংকেতের মতো ডেটার দ্রুত হিসাবের জন্য বিশেষভাবে নকশা করা প্রসেসর; এতে গুণ-যোগ আর saturating হিসাবের বিশেষ instruction থাকে।যেখানে শিখবেন: পর্ব ২০পর্ব ৩৯
Dual issueডুয়াল ইস্যু
প্রতি cycle-এ দুটি পর্যন্ত instruction issue করা; সরল নকশায় একটি slot ALU বা branch-এর, অন্যটি load বা store-এর।যেখানে শিখবেন: পর্ব ৩৯
Duality principleডুয়ালিটি প্রিন্সিপল
একটি সত্য Boolean সূত্রে + আর ·, 0 আর 1 অদলবদল করলে (literal অপরিবর্তিত রেখে) যে dual সূত্র পাওয়া যায়, সেটিও সত্য।যেখানে শিখবেন: পর্ব ০৭
Duty cycleডিউটি সাইকেল
একটি clock period-এর কত অংশ সংকেত 1 থাকে, শতাংশে; বেশিরভাগ clock-এর duty cycle ৫০ শতাংশ।যেখানে শিখবেন: পর্ব ১৮
Duty cyclingডিউটি সাইক্লিং
যন্ত্রকে বেশিরভাগ সময় গভীর ঘুমে রেখে নির্দিষ্ট সময় পরপর অল্প সময়ের জন্য জাগিয়ে কাজ করানো, যাতে গড় current খুব কম থাকে।যেখানে শিখবেন: পর্ব ৫৬
DVFS (dynamic voltage and frequency scaling)ডিভিএফএস
চলার সময়ে কাজের চাপ অনুযায়ী chip-এর voltage আর clock frequency একসাথে বাড়ানো-কমানো, যাতে কম চাপে কম power খরচ হয়।যেখানে শিখবেন: পর্ব ৫৬
Dynamic binary translationডায়নামিক বাইনারি ট্রান্সলেশন
চলার সময় অতিথি ISA-র machine code-এর টুকরো ধরে ধরে host CPU-র machine code-এ অনুবাদ করে cache-এ রাখা, যাতে পরের বার সরাসরি চালানো যায়; প্রতিটি instruction আলাদা করে decode করা interpreter-এর চেয়ে অনেক দ্রুত।যেখানে শিখবেন: পর্ব ৫৭
Dynamic branch predictionডাইনামিক ব্রাঞ্চ প্রেডিকশন
চলার সময় প্রতিটি শাখার অতীত ফল hardware-এর টেবিলে মনে রেখে সেই ইতিহাস থেকে অনুমান।যেখানে শিখবেন: পর্ব ৩৭
Dynamic hazardডায়নামিক হ্যাজার্ড
output একবার বদলানোর কথা (0→1), কিন্তু কয়েকবার লাফায় (0→1→0→1); সাধারণত বহু-স্তরের circuit-এ তিন বা বেশি আলাদা দৈর্ঘ্যের path থাকলে হয়।যেখানে শিখবেন: পর্ব ১০
Dynamic instruction countডাইনামিক ইনস্ট্রাকশন কাউন্ট
চালানোর সময় আসলে যতগুলো instruction execute হয়, লুপের প্রতিটি ঘুর আলাদা করে গুনে; CPU time-এর সূত্রের IC এটিই।যেখানে শিখবেন: পর্ব ২৯
Dynamic powerডাইনামিক পাওয়ার
Gate-এর output উল্টানোর সময় capacitance charge-discharge করতে যে power খরচ হয়; মোটামুটি P ≈ α·C·V²·f.যেখানে শিখবেন: পর্ব ০২পর্ব ০৮পর্ব ১৮
Dynamic schedulingডাইনামিক শিডিউলিং
চলার সময় hardware নিজেই ঠিক করে কোন instruction আগে execute হবে — যার ইনপুট তৈরি সে আগে — প্রোগ্রামের ক্রমের অপেক্ষা না করে; compiler-এর আগে থেকে সাজানো ক্রমের (static scheduling) বিপরীত।যেখানে শিখবেন: পর্ব ৪০

E

Early branch resolutionআর্লি ব্রাঞ্চ রেজোলিউশন
তুলনার comparator আর target-এর adder ID ধাপে সরিয়ে এনে শাখার ফল আগেভাগে জানা, যাতে penalty কমে; দাম হলো ID-তে নতুন data hazard.যেখানে শিখবেন: পর্ব ৩৭
Early restartআর্লি রিস্টার্ট
Block স্বাভাবিক ক্রমে এলেও চাওয়া word পৌঁছানোমাত্র CPU-কে আবার চালু করে দেওয়া, পুরো block-এর অপেক্ষা না করে।যেখানে শিখবেন: পর্ব ৪৭
ebreakই-ব্রেক
RISC-V-এর যে instruction debugger-এর কাছে নিয়ন্ত্রণ পাঠায়; breakpoint বসাতে debugger কোডে সাময়িকভাবে এটি বসায়।যেখানে শিখবেন: পর্ব ২৬
ecallই-কল
RISC-V-এর environment call instruction: একটি exception তুলে উচ্চতর privilege mode-এর handler-কে ডাকে; system call-এর জন্য ব্যবহৃত হয়।যেখানে শিখবেন: পর্ব ২৫
ECC memoryইসিসি মেমরি
প্রতিটি ডেটা-শব্দের সাথে বাড়তি check bit রাখা মেমরি, যা একটি বিটের ভুল নিজে সারায় আর দুটি বিটের ভুল ধরে; server-এ প্রচলিত।যেখানে শিখবেন: পর্ব ৪৯
Edge-triggeredএজ-ট্রিগার্ড
যে স্মৃতি-উপাদান শুধু clock-এর ধারের মুহূর্তে, অর্থাৎ 0 থেকে 1 বা 1 থেকে 0-তে বদলের সময় input নেয় আর বাকি সময় উপেক্ষা করে; flip-flop এমন।যেখানে শিখবেন: পর্ব ১৫পর্ব ৩২পর্ব ৫৯
Edge-triggered interruptএজ-ট্রিগার্ড ইন্টারাপ্ট
যে interrupt-এ লাইনের একটি বদল (যেমন 0 থেকে 1) একটি ঘটনা বোঝায়; লাইন ভাগ করা কঠিন, আর pending থাকা অবস্থায় আরেকটি ঘটনা হারাতে পারে।যেখানে শিখবেন: পর্ব ৫২
EEPROMই-ই-পি-রম
Electrically Erasable PROM — বিদ্যুৎ দিয়েই byte বা ছোট অংশ ধরে মোছা আর লেখা যায়, তবে ধীরে আর সীমিত বার।যেখানে শিখবেন: পর্ব ৪৯
Effective access time (EAT)ইফেক্টিভ অ্যাকসেস টাইম
TLB hit আর miss দুই ক্ষেত্রের সময়কে তাদের সম্ভাবনা দিয়ে গড় করে পাওয়া একটি মেমরি-প্রবেশের গড় সময়; TLB miss-এ page walk-এর খরচ এতে যোগ হয়।যেখানে শিখবেন: পর্ব ৫৮
Effective addressইফেক্টিভ অ্যাড্রেস
Addressing mode-এর নিয়মে হিসাব করা যে মেমরি-ঠিকানায় instruction আসলে operand পড়ে বা লেখে; RISC-V-এ base register-এর মান আর sign-extend করা offset-এর যোগফল।যেখানে শিখবেন: পর্ব ২৬পর্ব ২৮পর্ব ৬০
Elimination methodএলিমিনেশন মেথড
MCQ সমাধানের কৌশল — প্রতিটি ভুল অপশন একটি নিয়ম বা ছোট হিসাব দিয়ে বাদ দিয়ে সঠিক উত্তরে পৌঁছানো।যেখানে শিখবেন: পর্ব ৫৯
Embedded systemএমবেডেড সিস্টেম
অন্য একটি যন্ত্রের ভেতরে বসানো, নির্দিষ্ট কাজের জন্য তৈরি কম্পিউটার, যেমন ওয়াশিং মেশিন বা গাড়ির নিয়ন্ত্রক।যেখানে শিখবেন: পর্ব ৫৬
Emulationএমুলেশন
এক যন্ত্রে অন্য যন্ত্রের instruction set নকল করে চালানো, যাতে পুরোনো যন্ত্রের প্রোগ্রাম বদল ছাড়াই চলে; software দিয়ে, বা microcode দিয়ে hardware-এর কাছাকাছি গতিতে।যেখানে শিখবেন: পর্ব ৩৪
Enable inputএনেবল ইনপুট
একটি block-কে চালু বা বন্ধ করার নিয়ন্ত্রণ input; decoder-এ enable বন্ধ থাকলে কোনো output চালু হয় না, আর gated latch-এ enable চালু থাকলেই কেবল input-এ সাড়া দেয়।যেখানে শিখবেন: পর্ব ১২পর্ব ১৫
Encoderএনকোডার
২ⁿটি input লাইনের কোনটি চালু তার n-বিটের নম্বর বের করার circuit, decoder-এর উল্টো কাজ; সাধারণ encoder ধরে নেয় একবারে একটিই input চালু।যেখানে শিখবেন: পর্ব ১২
End-around carryএন্ড-অ্যারাউন্ড ক্যারি
One's complement যোগে MSB থেকে বেরিয়ে আসা carry-কে ফেলে না দিয়ে আবার LSB-তে যোগ করার নিয়ম।যেখানে শিখবেন: পর্ব ০৫
Endiannessএন্ডিয়াননেস
বহু-বাইটের সংখ্যার বাইটগুলো মেমরিতে কোন ক্রমে বসে: little-endian-এ ছোট বাইট আগে, big-endian-এ বড় বাইট আগে।যেখানে শিখবেন: পর্ব ০১পর্ব ০৬পর্ব ২৫
Energyএনার্জি
একটি কাজ শেষ করতে মোট খরচ হওয়া শক্তি, একক joule; গড় power × সময়।যেখানে শিখবেন: পর্ব ০৩
Energy-delay product (EDP)এনার্জি-ডিলে প্রোডাক্ট
একটি কাজের energy আর সময়ের গুণফল (E × D); energy আর গতি দুটিকেই গুরুত্ব দিয়ে নকশা তুলনার মাপকাঠি, কম হলে ভালো।যেখানে শিখবেন: পর্ব ৫৬
enum (SystemVerilog)এনাম
SystemVerilog-এর নামধারী মানের type, যেমন typedef enum logic [1:0] {IDLE, RUN} state_t; simulator তরঙ্গে নাম দেখায় আর tool নিজে কোড বেছে নিতে পারে।যেখানে শিখবেন: পর্ব ১৭
Enumerationএনুমারেশন
Bus বা গাছের সব যন্ত্র খুঁজে, তাদের পরিচয় পড়ে, ঠিকানা আর সম্পদ বরাদ্দ করার প্রক্রিয়া — PCIe-তে boot-এর সময়, USB-তে প্রতিবার যন্ত্র লাগালে।যেখানে শিখবেন: পর্ব ৫১
EPIC (explicitly parallel instruction computing)ইপিক
Intel আর HP-র IA-64 (Itanium)-এর দর্শন: compiler instruction-এর দলে স্পষ্ট চিহ্ন দিয়ে বলে দেয় কোনগুলো একসাথে চলতে পারে, সাথে predication আর speculative load থাকে।যেখানে শিখবেন: পর্ব ৩৯
EPROMই-পি-রম
Erasable PROM — floating-gate cell-এ লেখা হয় আর chip-এর জানালা দিয়ে অতিবেগুনি আলো ফেলে পুরোটা মোছা যায়।যেখানে শিখবেন: পর্ব ৪৯
Equality comparatorইকুয়ালিটি কম্পারেটর
দুটি binary মান হুবহু সমান কি না দেখার circuit — প্রতি বিট-জোড়ায় একটি XNOR আর সব ফল একটি AND-এ।যেখানে শিখবেন: পর্ব ৪৫
Equivalent statesইকুইভ্যালেন্ট স্টেটস
দুটি state, যেখান থেকে যেকোনো input-ধারা চালালে সবসময় একই output-ধারা আসে; বাইরে থেকে এদের আলাদা করা যায় না, তাই একটি দিয়ে অন্যটির কাজ চলে।যেখানে শিখবেন: পর্ব ১৭পর্ব ১৯
Espressoএসপ্রেসো
১৯৮০-এর দশকে IBM আর UC Berkeley-র গবেষকদের তৈরি দুই-স্তরের logic minimizer; নিখুঁত না হলেও খুব কাছাকাছি ফল দ্রুত দেয় এমন heuristic.যেখানে শিখবেন: পর্ব ১০
Essential prime implicantএসেনশিয়াল প্রাইম ইমপ্লিক্যান্ট
এমন prime implicant যা অন্তত একটি 1-কে একাই ঢাকে — অন্য কোনো prime implicant সেই 1-কে ঢাকে না; তাই প্রতিটি minimal উত্তরে এটি থাকতেই হবে।যেখানে শিখবেন: পর্ব ০৯পর্ব ১০পর্ব ৫৮
Euclidean divisionইউক্লিডিয়ান ডিভিশন
যে নিয়মে ভাগশেষ সবসময় শূন্য বা ধনাত্মক আর ভাজকের পরম মানের চেয়ে ছোট, ভাজ্য বা ভাজকের চিহ্ন যা-ই হোক।যেখানে শিখবেন: পর্ব ২২
Exceptionএক্সেপশন
চলমান instruction-এর কারণে স্বাভাবিক প্রবাহ থামিয়ে CPU-র একটি নির্দিষ্ট handler-এ যাওয়া, যেমন ecall, অবৈধ instruction বা page fault.যেখানে শিখবেন: পর্ব ২৫পর্ব ৩৩পর্ব ৩৮
Exception (status) flagএক্সেপশন ফ্ল্যাগ
Floating point exception ঘটলে ওঠা একটি sticky বিট; প্রোগ্রাম না মোছা পর্যন্ত থাকে, তাই পরে দেখে নেওয়া যায় কোনো ঘটনা ঘটেছিল কি না।যেখানে শিখবেন: পর্ব ২৪
Excess-3 codeএক্সেস-থ্রি কোড
প্রতিটি দশমিক অঙ্কের সাথে ৩ যোগ করে ৪ বিটে লেখার কোড — ০ হলো 0011, ৯ হলো 1100; সব বিট উল্টালে ৯-এর পরিপূরক পাওয়া যায়।যেখানে শিখবেন: পর্ব ০৪পর্ব ০৯
Excess-K (biased) representationএক্সেস-কে বা বায়াসড
সংরক্ষিত বিট প্যাটার্নকে unsigned ধরে তা থেকে একটি নির্দিষ্ট bias K বাদ দিয়ে মান পাওয়ার পদ্ধতি; IEEE 754-এর exponent এভাবে রাখা হয়।যেখানে শিখবেন: পর্ব ০৫পর্ব ২৩
Excitation tableএক্সাইটেশন টেবিল
Q থেকে কাঙ্ক্ষিত Q⁺-এ যেতে flip-flop-এ কোন input দিতে হবে তার টেবিল, যেখানে x মানে যেকোনো মান চলে; counter আর FSM নকশায় আর flip-flop রূপান্তরে ব্যবহার হয়।যেখানে শিখবেন: পর্ব ১৫পর্ব ১৬পর্ব ১৭
Exclusive cacheএক্সক্লুসিভ ক্যাশ
যে ব্যবস্থায় একটি block একসাথে ভেতরের বা বাইরের — যেকোনো একটি স্তরে থাকে, দুটিতে নয়। মোট ধারণক্ষমতা বেশি, কিন্তু স্তরগুলোর মধ্যে block আদান-প্রদান বেশি।যেখানে শিখবেন: পর্ব ৪৪পর্ব ৪৭পর্ব ৬১
Executableএক্সিকিউটেবল
চালানো যায় এমন প্রোগ্রাম-ফাইল, যার ভেতরে machine code, ডেটা আর OS-এর জন্য নির্দেশ থাকে; Linux-এ ELF, Windows-এ PE, macOS-এ Mach-O ফরম্যাট।যেখানে শিখবেন: পর্ব ৩১
Execute stage (EX)এক্সিকিউট স্টেজ
তৃতীয় ধাপ: ALU-তে হিসাব — যোগ-বিয়োগ, তুলনা, load/store-এর ঠিকানা বা branch-এর লক্ষ্য-ঠিকানা।যেখানে শিখবেন: পর্ব ৩৫
Execution timeএক্সিকিউশন টাইম
একটি প্রোগ্রাম চালাতে মোট যত সময় লাগে; পারফরম্যান্স হলো এর উল্টো, অর্থাৎ ১ / execution time.যেখানে শিখবেন: পর্ব ০৩
Execution traceএক্সিকিউশন ট্রেস
একটি প্রোগ্রাম চলার সময় যা যা ঘটেছে তার ক্রমানুসারী তালিকা — যেমন প্রতিটি চলা instruction-এর PC, বা প্রতিটি load/store-এর ঠিকানা; পরে timing বা cache model এই তালিকা পড়ে হিসাব করে।যেখানে শিখবেন: পর্ব ৫৭
Execution unitএক্সিকিউশন ইউনিট
CPU core-এর ভেতরের যে অংশ instruction-এর আসল কাজ করে — integer ALU, branch unit, multiplier, load/store বা floating-point unit; বড় core-এ এমন অনেকগুলো একসাথে চলে।যেখানে শিখবেন: পর্ব ১৩পর্ব ৪০পর্ব ৪৩
Exhaustive testingএগজস্টিভ টেস্টিং
সম্ভাব্য সব input মান দিয়ে পরীক্ষা করা; ছোট নকশায় সম্ভব, কিন্তু input-এর বিট বাড়লে সংখ্যাটি দুইয়ের ঘাতে বেড়ে অসম্ভব হয়ে যায়।যেখানে শিখবেন: পর্ব ১৪
Exponentএক্সপোনেন্ট
Floating-point সংখ্যায় ২-এর যে ঘাত দিয়ে significand গুণ হয়; IEEE 754-এ এটি bias যোগ করে unsigned রূপে রাখা হয়।যেখানে শিখবেন: পর্ব ২৩
Exponent alignmentএক্সপোনেন্ট অ্যালাইনমেন্ট
Floating point যোগের প্রথম ধাপ — ছোট exponent-এর সংখ্যার significand যত ঘর দরকার ডানে সরিয়ে দুটি সংখ্যার exponent সমান করা।যেখানে শিখবেন: পর্ব ২৪
Extended precision (80-bit)এক্সটেন্ডেড প্রিসিশন
x87-এর ৮০ বিটের floating point format — ১৫ বিট exponent আর ৬৪ বিট significand; double-এর চেয়ে বেশি নির্ভুল।যেখানে শিখবেন: পর্ব ২৪
External interruptএক্সটার্নাল ইন্টারাপ্ট
CPU-র বাইরের যন্ত্র (disk, network card, USB, কি-বোর্ড) থেকে interrupt controller হয়ে আসা interrupt; RISC-V-এ machine external-এর code ১১।যেখানে শিখবেন: পর্ব ৩৮

F

Factoringফ্যাক্টরিং
সাধারণ অংশ বাইরে বের করে লেখা, যেমন AB + AC = A(B + C); একই function কম literal-এ।যেখানে শিখবেন: পর্ব ১০
Fall-throughফল-থ্রু
শাখা না নেওয়া হলে সোজা পরের ঠিকানার instruction-এ চলে যাওয়া; switch-এ break না থাকলে পরের case-এ ঢুকে পড়াকেও এই নামে ডাকা হয়।যেখানে শিখবেন: পর্ব ২৯
Falling edge (negative edge)ফলিং এজ
Clock সংকেত 1 থেকে 0-তে নামার মুহূর্ত; negative-edge-triggered flip-flop এই মুহূর্তে মান নেয়, Verilog-এ negedge লেখা হয়।যেখানে শিখবেন: পর্ব ১৫পর্ব ১৮
False sharingফলস শেয়ারিং
দুটি thread আলাদা ভ্যারিয়েবলে লেখে, কিন্তু ভ্যারিয়েবলগুলো একই cache line-এ থাকায় line-টি core থেকে core-এ টানাটানি হয়; ফল সঠিক থাকে, গতি কমে।যেখানে শিখবেন: পর্ব ৪৮পর্ব ৫৩পর্ব ৫৪
Fan-inফ্যান-ইন
একটি gate-এর ইনপুটের সংখ্যা; CMOS-এ বেশি fan-in মানে বেশি series transistor, তাই gate ধীর হয়।যেখানে শিখবেন: পর্ব ০৮পর্ব ০৯পর্ব ১১
Fan-outফ্যান-আউট
একটি gate-এর output কতগুলো gate-এর ইনপুট চালাচ্ছে তার সংখ্যা; বেশি fan-out মানে বেশি load capacitance, তাই delay বাড়ে।যেখানে শিখবেন: পর্ব ০৮পর্ব ১৮
Fat treeফ্যাট ট্রি
Node-গুলো গাছের পাতায় আর switch-গুলো ডালে বসানো network, যার ওপরের দিকে link বেশি বা মোটা হয়, যাতে গোড়ায় ভিড় না হয়; data center আর supercomputer-এ প্রচলিত।যেখানে শিখবেন: পর্ব ৫৪
Fault coverageফল্ট কাভারেজ
মডেল করা সব সম্ভাব্য ত্রুটির (যেমন সব stuck-at fault) কত শতাংশ একটি টেস্ট-সেট ধরতে পারে, তার মাপ।যেখানে শিখবেন: পর্ব ৩৩
Fault maskingফল্ট মাস্কিং
যখন একটি ত্রুটি ঘটেও ফল বাইরে থেকে ঠিক দেখায় — যেমন ভুল operand নিয়েও AND-এর ফল কাকতালীয়ভাবে একই হয় — ফলে টেস্টে ত্রুটিটি ধরা পড়ে না।যেখানে শিখবেন: পর্ব ৩৩
fcsr (RISC-V)এফসিএসআর
RISC-V-র floating point control ও status register; এর frm অংশে rounding mode আর fflags অংশে পাঁচটি exception flag NV, DZ, OF, UF, NX থাকে।যেখানে শিখবেন: পর্ব ২৪
Feedbackফিডব্যাক
Circuit-এর output আবার ঘুরে তারই input-এ ফিরিয়ে দেওয়া; digital logic-এ cross-coupled gate-এর feedback থেকেই এক বিটের স্মৃতি তৈরি হয়।যেখানে শিখবেন: পর্ব ১৫
Feedback (characteristic) polynomialফিডব্যাক পলিনোমিয়াল
LFSR-এর tap-গুলোকে mod-2 polynomial হিসেবে লেখা, যেমন x⁴ + x³ + 1; ঘর গোনার রীতি বই আর tool ভেদে আলাদা হতে পারে।যেখানে শিখবেন: পর্ব ১৬
Fetch widthফেচ উইডথ
প্রতি cycle-এ instruction cache থেকে সর্বোচ্চ কয়টি instruction আনা যায়; taken branch থাকলে একটি fetch group আগেই শেষ হয়ে যায়।যেখানে শিখবেন: পর্ব ৩৯
Fetch–decode–execute cycleফেচ-ডিকোড-এক্সিকিউট
CPU-র মৌলিক চক্র: PC-র ঠিকানা থেকে instruction আনা, তা বুঝে নেওয়া, তারপর কাজটি করা — বারবার।যেখানে শিখবেন: পর্ব ০১
-ffast-mathফাস্ট-ম্যাথ
GCC আর Clang-এর একটি flag যা floating point-এর IEEE নিয়ম ঢিলা করে, যেমন যোগের ক্রম বদলানো আর NaN-Inf নেই ধরে নেওয়া; গতি বাড়ায় কিন্তু ফল বদলাতে পারে।যেখানে শিখবেন: পর্ব ৪২
FIFO replacementফাইফো রিপ্লেসমেন্ট
যে block সবচেয়ে আগে cache-এ ঢুকেছিল তাকে বাদ দেওয়ার নিয়ম; hit-এ কোনো অবস্থা বদলায় না।যেখানে শিখবেন: পর্ব ৪৬
Fine-grained multithreadingফাইন-গ্রেইনড মাল্টিথ্রেডিং
যে hardware multithreading-এ core প্রতি cycle-এ পালা করে অন্য thread-এর instruction issue করে, সাধারণত অপেক্ষমাণ thread বাদ দিয়ে।যেখানে শিখবেন: পর্ব ৪৩পর্ব ৫৫
Finite state machine (FSM)ফাইনাইট স্টেট মেশিন
যে যন্ত্র বা circuit নির্দিষ্ট কয়েকটি অবস্থার (state) একটিতে থাকে, প্রতিটি input দেখে নিয়ম মেনে পরের অবস্থায় যায় আর অবস্থা (বা অবস্থা ও input) দেখে output দেয়।যেখানে শিখবেন: পর্ব ১৭পর্ব ১৯পর্ব ৩৪
Firmware (BIOS/UEFI)ফার্মওয়্যার
Hardware-এর সাথে স্থায়ীভাবে রাখা নিম্নস্তরের software, যা যন্ত্র চালু করে আর CPU-র microcode update-ও বয়ে আনতে পারে।যেখানে শিখবেন: পর্ব ৪১পর্ব ৪৯
First-touch policyফার্স্ট-টাচ পলিসি
NUMA যন্ত্রে OS-এর নীতি: একটি page-এর physical মেমরি সেই node-এ দেওয়া হয়, যে node-এর CPU প্রথম ওই page ছোঁয়; Linux-এর ডিফল্ট আচরণ।যেখানে শিখবেন: পর্ব ৫৪
Fixed-function hardwareফিক্সড-ফাংশন হার্ডওয়্যার
শুধু একটি নির্দিষ্ট কাজের জন্য তার দিয়ে বাঁধা circuit, যাকে প্রোগ্রাম করে অন্য কাজ করানো যায় না।যেখানে শিখবেন: পর্ব ৫৫
Fixed-length encodingফিক্সড-লেংথ এনকোডিং
যে ISA-তে সব instruction একই মাপের, যেমন RISC-V-এর মূল instruction বা ARM A64-এর সব instruction ৩২ বিট; পরের instruction কোথায় শুরু তা সহজে জানা যায়।যেখানে শিখবেন: পর্ব ২৭
Fixed-length instructionফিক্সড-লেংথ ইনস্ট্রাকশন
যে ISA-তে সব instruction একই মাপের (যেমন ৩২ বিট), তাই পরের instruction কোথায় শুরু তা সহজে জানা যায় আর decode সরল হয়।যেখানে শিখবেন: পর্ব ২৫পর্ব ৩৫
Fixed-pointফিক্সড-পয়েন্ট
ভগ্নাংশকে সাধারণ integer হিসেবে রাখার পদ্ধতি, যেখানে binary point-এর অবস্থান আগে থেকে ঠিক করা (যেমন N/2^15); DSP আর floating-point-হীন microcontroller-এ বহুল ব্যবহৃত।যেখানে শিখবেন: পর্ব ২১পর্ব ২৩পর্ব ৬২
Fixed-width integerফিক্সড-উইডথ ইন্টিজার
নির্দিষ্ট n বিটে রাখা পূর্ণসংখ্যা, যেমন ৮, ১৬, ৩২ বা ৬৪ বিট; মোট 2^nটি আলাদা মান রাখা যায়, তার বেশি নয়।যেখানে শিখবেন: পর্ব ০৫
Flash memoryফ্ল্যাশ মেমরি
অন্তরিত গেটে চার্জ আটকে ডেটা রাখা non-volatile মেমরি; SSD, ফোনের storage আর pen drive-এ ব্যবহৃত হয়, আর লেখার আগে বড় block মুছতে হয়।যেখানে শিখবেন: পর্ব ৪৪পর্ব ৪৯
Flip-flopফ্লিপ-ফ্লপ
Clock-এর ধারে (যেমন উঠন্ত ধারে) input-এর মান নিয়ে পরের ধার পর্যন্ত ধরে রাখে এমন এক বিটের স্মৃতি-উপাদান।যেখানে শিখবেন: পর্ব ১৪পর্ব ১৫পর্ব ১৮
Floating pointফ্লোটিং পয়েন্ট
ভগ্নাংশ আর খুব বড়-ছোট সংখ্যা রাখার পদ্ধতি — একটি চিহ্ন, একটি সূচক আর নির্দিষ্ট সংখ্যক বিটের mantissa; সাধারণ মান IEEE 754, যেখানে ৬৪-বিট double-এ ৫৩ বিট নির্ভুলতা থাকে।যেখানে শিখবেন: পর্ব ০৪পর্ব ২৩পর্ব ২৪
Floating point exceptionফ্লোটিং পয়েন্ট এক্সেপশন
IEEE 754-এর পাঁচটি ব্যতিক্রমী ঘটনা — invalid, division by zero, overflow, underflow আর inexact; প্রতিটির একটি ডিফল্ট ফল আছে।যেখানে শিখবেন: পর্ব ২৪পর্ব ৩৮
Floating point trapফ্লোটিং পয়েন্ট ট্র্যাপ
Exception ঘটলেই CPU-র interrupt দিয়ে প্রোগ্রাম থামিয়ে দেওয়ার ব্যবস্থা; IEEE 754-এর ডিফল্টে সব trap বন্ধ, শুধু flag ওঠে।যেখানে শিখবেন: পর্ব ২৪
Floor divisionফ্লোর ডিভিশন
ভাগফলকে সবসময় নিচের দিকে (−∞-এর দিকে) গোল করা ভাগ, যেমন −7 // 4 = −2; Python-এর // এই নিয়ম মানে, আর ভাগশেষ পায় ভাজকের চিহ্ন।যেখানে শিখবেন: পর্ব ২০
Floored divisionফ্লোরড ডিভিশন
ভাগফলকে নিচের দিকে (floor) গোল করা; ভাগশেষের চিহ্ন হয় ভাজকের মতো, যেমন Python-এ −7 // 2 = −4, −7 % 2 = 1.যেখানে শিখবেন: পর্ব ২২
Flushফ্লাশ
Pipeline-এ থাকা কিছু instruction-কে (ভুল পথে আনা, বা exception-এর পরের) bubble বা nop বানিয়ে বাতিল করা, যাতে সেগুলো কোনো register বা মেমরিতে ফল লিখতে না পারে; out-of-order core-এ এর মানে reorder buffer থেকে ভুল পথের instruction মুছে ফেলা।যেখানে শিখবেন: পর্ব ৩৭পর্ব ৩৮পর্ব ৪১
Flush (coherence)ফ্লাশ
Modified line-এর মালিক যখন অন্যের অনুরোধ শুনে নিজের হালনাগাদ ডেটা bus-এ তুলে দেয় — অনুরোধকারী আর দরকারে মেমরির জন্য।যেখানে শিখবেন: পর্ব ৫৩
Flush-to-zero (FTZ)ফ্লাশ-টু-জিরো
গতির জন্য subnormal ফলকে সরাসরি শূন্য করে দেওয়ার hardware মোড; x86 SSE-তে MXCSR-এর FTZ আর DAZ বিট দিয়ে চালু হয়, IEEE 754-এর ডিফল্ট আচরণ নয়।যেখানে শিখবেন: পর্ব ২৩
Flynn's taxonomyফ্লিনস ট্যাক্সোনমি
Instruction-এর ধারা আর ডেটার ধারা একটি না অনেক — এই দুই প্রশ্ন দিয়ে কম্পিউটারকে চার ভাগে ফেলা: SISD, SIMD, MISD আর MIMD.যেখানে শিখবেন: পর্ব ৪২পর্ব ৫৪পর্ব ৫৯
FMA (fused multiply-add)এফএমএ
a × b + c একটি instruction-এ হিসাব করে শুধু শেষে একবার round করা; বেশি নির্ভুল ও দ্রুত, dot product, ভাগের শেষ ধাপ আর AI-এর matrix কাজে ব্যবহৃত।যেখানে শিখবেন: পর্ব ২২পর্ব ২৪পর্ব ৪২
Follow-up questionফলো-আপ প্রশ্ন
আগের উত্তরের ভিত্তিতে পরীক্ষকের পরের প্রশ্ন, যা দেখে প্রার্থী বিষয়টি কত গভীরে বোঝেন।যেখানে শিখবেন: পর্ব ৬০
Forwarding (bypassing)ফরওয়ার্ডিং
আগের instruction-এর ফল register file-এ লেখার আগেই pipeline register থেকে সরাসরি পরের instruction-এর ALU-তে পৌঁছে দেওয়ার তার আর multiplexer.যেখানে শিখবেন: পর্ব ৩৫পর্ব ৩৬পর্ব ৩৭
Forwarding unitফরওয়ার্ডিং ইউনিট
EX stage-এর পাশের ছোট combinational circuit, যা EX/MEM ও MEM/WB-এর rd-কে ID/EX-এর rs1, rs2-এর সাথে তুলনা করে ALU-র সামনের mux-এর ForwardA ও ForwardB ঠিক করে।যেখানে শিখবেন: পর্ব ৩৬পর্ব ৬০
Four-state logicফোর-স্টেট লজিক
Verilog-এর প্রতিটি বিটের চারটি সম্ভাব্য মান: 0, 1, x (অজানা) আর z (high impedance) — শেষেরটি মানে কেউ তারটি চালাচ্ছে না।যেখানে শিখবেন: পর্ব ১৪
FP8 (E4M3, E5M2)এফপি-এইট
AI hardware-এর ৮ বিটের floating-point format; E4M3-এ ৪ বিট exponent আর ৩ বিট fraction, E5M2-এ ৫ আর ২; খুঁটিনাটি নিয়ম vendor-ভেদে আলাদা হতে পারে।যেখানে শিখবেন: পর্ব ২৩পর্ব ৫৫
FPGA (Field-Programmable Gate Array)এফপিজিএ
এমন chip যার ভেতরের হাজার হাজার lookup table আর সংযোগ বারবার নতুন করে প্রোগ্রাম করা যায়, ফলে একই chip-এ যেকোনো digital নকশা বসানো যায়।যেখানে শিখবেন: পর্ব ০৮পর্ব ০৯পর্ব ১০
FPU (floating-point unit)এফ-পি-ইউ
CPU-র ভেতরের যে hardware অংশ floating point-এর যোগ, গুণ, ভাগ করে; ছোট অনেক microcontroller-এ এটি থাকে না।যেখানে শিখবেন: পর্ব ৬২
FR-FCFS schedulingএফআর-এফসিএফএস
First-Ready, First-Come-First-Served — memory controller-এর নীতি, যেখানে আগে row hit-এর মতো প্রস্তুত অনুরোধ, তারপর পুরোনো অনুরোধ আগে পরিবেশন করা হয়।যেখানে শিখবেন: পর্ব ৪৯
Fraction fieldফ্র্যাকশন ফিল্ড
IEEE 754 সংখ্যার নিচের বিটগুলো, যা significand-এর বিন্দুর পরের অংশ রাখে — single-এ ২৩ বিট, double-এ ৫২ বিট।যেখানে শিখবেন: পর্ব ২৩
Frame pointer (fp)ফ্রেম পয়েন্টার
বর্তমান frame-এর একটি স্থির বিন্দু দেখানো register (RISC-V-এ s0); sp বদলালেও local খুঁজে পেতে আর debugger-এর call-chain হাঁটতে কাজে লাগে; ঐচ্ছিক।যেখানে শিখবেন: পর্ব ৩০
Free listফ্রি লিস্ট
খালি physical register-এর তালিকা; rename ধাপ এখান থেকে নতুন register নেয়, আর পুরোনো mapping-এর register ফেরত আসে যখন তাকে প্রতিস্থাপনকারী instruction commit করে।যেখানে শিখবেন: পর্ব ৪০
Frequency dividerফ্রিকোয়েন্সি ডিভাইডার
যে circuit একটি clock-এর frequency-কে একটি পূর্ণসংখ্যা দিয়ে ভাগ করে কম frequency-র সংকেত দেয়; প্রতিটি toggle flip-flop ২ দিয়ে ভাগ করে।যেখানে শিখবেন: পর্ব ১৬
Front end (of a CPU)ফ্রন্ট এন্ড
CPU-র যে অংশ পরের PC অনুমান, instruction আনা আর decode করে execution অংশে পাঠায়; branch predictor এখানেই বসে।যেখানে শিখবেন: পর্ব ৩৭পর্ব ৩৯
FSMD (FSM with datapath)এফএসএমডি
নকশাকে দুই ভাগে দেখা: একটি FSM (controller) যা ঠিক করে কখন কী হবে, আর register, counter, ALU-র একটি datapath যা আসল কাজ করে; দুই ভাগ কয়েকটি control আর status সংকেতে কথা বলে।যেখানে শিখবেন: পর্ব ১৯
FTL (Flash Translation Layer)এফটিএল
SSD-র controller-এর firmware, যা OS-এর logical block ঠিকানাকে flash-এর আসল page-এ অনুবাদ করে আর wear leveling ও garbage collection চালায়।যেখানে শিখবেন: পর্ব ৪৯
Full adderফুল অ্যাডার
তিনটি বিট (A, B আর আগের carry) যোগ করে sum আর carry দেয় এমন circuit; অনেকগুলো জুড়ে বহু-বিটের adder হয়।যেখানে শিখবেন: পর্ব ০১পর্ব ১১পর্ব ১৩
Full bit-vector directoryফুল বিট-ভেক্টর ডিরেক্টরি
যে directory-তে প্রতিটি block-এর জন্য প্রতিটি core-এর একটি করে presence bit থাকে; সরল ও নিখুঁত, কিন্তু খরচ core-সংখ্যার সাথে রৈখিকভাবে বাড়ে।যেখানে শিখবেন: পর্ব ৫৪
Fully associative cacheফুলি অ্যাসোসিয়েটিভ ক্যাশ
যে cache-এ যেকোনো block যেকোনো line-এ বসতে পারে, তাই খুঁজতে সব line-এর tag একসাথে তুলনা করতে হয়।যেখানে শিখবেন: পর্ব ৪৫পর্ব ৪৬পর্ব ৫০
funct3ফাংক্ট-থ্রি
RISC-V instruction-এর বিট ১৪..১২-এর ৩-বিট field, যা একই opcode-এর ভেতরে নির্দিষ্ট কাজ বাছে, যেমন LOAD-এ lb, lh, lw.যেখানে শিখবেন: পর্ব ২৭পর্ব ৫৭
funct7ফাংক্ট-সেভেন
R-type instruction-এর বিট ৩১..২৫-এর ৭-বিট field; যেমন বিট ৩০ = 1 হলে add-এর বদলে sub আর srl-এর বদলে sra.যেখানে শিখবেন: পর্ব ২৭পর্ব ৫৭
Function epilogueএপিলগ
Function-এর শেষের কয়েকটি instruction, যা prologue-এর ঠিক উল্টো: saved register ফিরিয়ে আনে, sp বাড়িয়ে frame ছেড়ে দেয়, তারপর ret দিয়ে ফেরে।যেখানে শিখবেন: পর্ব ৩০
Function prologueপ্রোলগ
Function-এর শুরুর কয়েকটি instruction, যা sp কমিয়ে frame নেয় আর ra ও ব্যবহৃত callee-saved register stack-এ রাখে।যেখানে শিখবেন: পর্ব ৩০
Functional completenessফাংশনাল কমপ্লিটনেস
একটি gate-সেটের এমন বৈশিষ্ট্য যে শুধু সেগুলো জুড়ে যেকোনো Boolean function বানানো যায়; যেমন {AND, OR, NOT}, {NAND} বা {NOR}.যেখানে শিখবেন: পর্ব ০৭পর্ব ০৮
Functional simulatorফাংশনাল সিমুলেটর
যে simulator শুধু প্রতিটি instruction-এর ফল ঠিকঠাক হিসাব করে (register আর মেমরি কী হলো), কত cycle লাগল তা নয়; instruction set simulator সাধারণত এই ধরনের।যেখানে শিখবেন: পর্ব ৫৭

G

Gate delayগেট ডিলে
একটি logic gate-এর ইনপুট বদলানোর পর আউটপুট বদলাতে যে সময় লাগে; সরল হিসাবে প্রতিটি gate-কে এক একক delay ধরা হয়।যেখানে শিখবেন: পর্ব ১১
Gated latchগেটেড ল্যাচ
Input-এর সামনে enable সংকেতসহ AND বা NAND gate বসানো latch, যা enable চালু থাকলেই কেবল input-এ সাড়া দেয় আর বন্ধ থাকলে মান ধরে রাখে।যেখানে শিখবেন: পর্ব ১৫
Gather / scatterগ্যাদার / স্ক্যাটার
Index-এর একটি vector ধরে মেমরির এলোমেলো জায়গা থেকে উপাদান জোগাড় করা (gather) বা এলোমেলো জায়গায় লেখা (scatter); sparse ডেটার জন্য দরকারি, তবে সাধারণ load-এর চেয়ে ধীর।যেখানে শিখবেন: পর্ব ৪২
GDDRজিডিডিআর
Graphics DDR — GPU-র জন্য খুব উঁচু প্রতি-pin গতির DRAM, যেখানে latency-র চেয়ে bandwidth বেশি জরুরি।যেখানে শিখবেন: পর্ব ৪৯পর্ব ৫৫
Geometric meanজিওমেট্রিক মিন
n টি সংখ্যার গুণফলের n-তম মূল; normalized অনুপাতের সারাংশে এটি reference machine-এর ওপর নির্ভর করে না।যেখানে শিখবেন: পর্ব ০৩
GIC (Generic Interrupt Controller)জিআইসি
ARM-এর মানক interrupt controller, যা interrupt-এর priority, masking আর কোন core পাবে তা সামলায়; কয়েকটি version আছে।যেখানে শিখবেন: পর্ব ৩৮
Glitchগ্লিচ
circuit-এর output-এ খুব অল্প সময়ের অনাকাঙ্ক্ষিত pulse; combinational hazard বা বিভিন্ন পথের অসমান delay (যেমন ripple counter-এর ক্ষণস্থায়ী মান) থেকে জন্মায়।যেখানে শিখবেন: পর্ব ১০পর্ব ১৬পর্ব ১৭
Global history register (GHR)গ্লোবাল হিস্ট্রি রেজিস্টার
শেষ কয়েকটি শাখার ফল (taken = 1, not-taken = 0) পরপর রাখা একটি shift register, যা প্রতিটি শাখার পরে এক বিট সরে।যেখানে শিখবেন: পর্ব ৩৭
Global memoryগ্লোবাল মেমরি
GPU-র বাইরের বড় DRAM (GDDR বা HBM), যা সব thread আর host দেখতে পায়; bandwidth বেশি কিন্তু latency কয়েকশো cycle.যেখানে শিখবেন: পর্ব ৫৫
Global miss rateগ্লোবাল মিস রেট
CPU-র মোট মেমরি access-এর কত অংশ একটি স্তর পর্যন্ত সব cache-এ miss করে। L2-এর ক্ষেত্রে = L1-এর miss rate × L2-এর local miss rate.যেখানে শিখবেন: পর্ব ৪৭পর্ব ৫৮পর্ব ৫৯
Global pointer (gp)গ্লোবাল পয়েন্টার
RISC-V-এর x3, যা global ডেটার মাঝামাঝি একটি স্থির ঠিকানা ধরে রাখে, যাতে কাছের global চলক এক instruction-এ gp + offset দিয়ে পড়া যায়।যেখানে শিখবেন: পর্ব ২৬
Golden model (reference model)গোল্ডেন মডেল
নকশার আচরণের একটি সরল, বিশ্বাসযোগ্য software মডেল, যার সাথে RTL বা gate-স্তরের নকশার ফল মিলিয়ে যাচাই করা হয়।যেখানে শিখবেন: পর্ব ১৯পর্ব ৫৭
Goldschmidt divisionগোল্ডস্মিট ডিভিশন
ভাগের লব আর হর দুটিকেই একই গুণক 2 − D দিয়ে বারবার গুণ করে হরকে 1-এর দিকে নেওয়ার পদ্ধতি; তখন লব নিজেই ভাগফল হয়ে যায়।যেখানে শিখবেন: পর্ব ২২
GOT (Global Offset Table)জিওটি
Position-independent code-এর জন্য প্রতিটি module-এর ঠিকানার টেবিল; loader এতে অন্য module-এর variable আর function-এর আসল ঠিকানা লেখে, আর code PC-relative mode-এ এখান থেকে পড়ে।যেখানে শিখবেন: পর্ব ২৮
GPGPUজিপিজিপিইউ
General-purpose computing on GPU — graphics ছাড়া অন্য সাধারণ হিসাব GPU-তে চালানো।যেখানে শিখবেন: পর্ব ৫৫
GPIO (general-purpose input/output)জিপিআইও
Microcontroller-এর যে pin register দিয়ে input বা output হিসেবে বেছে নিয়ে বোতাম পড়া বা LED চালানো যায়।যেখানে শিখবেন: পর্ব ৫৬পর্ব ৬২
GPU (Graphics Processing Unit)জিপিইউ
একসাথে বিপুল সংখ্যক সরল হিসাব চালাতে বানানো প্রসেসর; গ্রাফিক্স আর AI-এর matrix হিসাবে ব্যবহৃত।যেখানে শিখবেন: পর্ব ০১পর্ব ০২পর্ব ৫৪
Gradual underflowগ্র্যাজুয়াল আন্ডারফ্লো
Subnormal সংখ্যার কারণে শূন্যের কাছে নির্ভুলতা হঠাৎ না হারিয়ে ধীরে ধীরে কমা; এতে x ≠ y হলে x − y কখনো শূন্য হয় না।যেখানে শিখবেন: পর্ব ২৩পর্ব ৬০
Grapheme clusterগ্রাফিম ক্লাস্টার
মানুষের চোখে যা একটি অক্ষর হিসেবে দেখায়, তা এক বা একাধিক code point মিলে হতে পারে — যেমন বাং বা ক্ষ।যেখানে শিখবেন: পর্ব ০৬
Gray code (reflected binary code)গ্রে কোড
এমন binary কোড যেখানে পরপর দুটি মানে ঠিক একটি বিট বদলায়; binary থেকে g = b ⊕ (b ≫ 1), আর ফেরার জন্য বাঁ থেকে জমা XOR করতে হয়।যেখানে শিখবেন: পর্ব ০৪পর্ব ০৯পর্ব ১০
Gridগ্রিড
একটি GPU kernel চালু করলে তৈরি হওয়া সব thread block-এর সমষ্টি।যেখানে শিখবেন: পর্ব ৫৫
Group generate / propagate (G, P)গ্রুপ জেনারেট আর প্রোপাগেট
কয়েকটি বিটের একটি ব্লকের জন্য G (ব্লকের ভেতরে তৈরি carry বাইরে যায়) আর P (সব ঘর propagate করে); ব্লকের carry-out = G + P·carry-in.যেখানে শিখবেন: পর্ব ১১
gshareজি-শেয়ার
শাখার PC-র বিট আর global history-কে XOR করে counter টেবিলের index বানানো predictor; ১৯৯৩ সালে Scott McFarling-এর লেখায় পরিচিত হয়।যেখানে শিখবেন: পর্ব ৩৭পর্ব ৬১
Guard bitগার্ড বিট
Significand-এর ঠিক পরের প্রথম বাড়তি বিট; বিয়োগের পরে বাঁয়ে এক ঘর normalise হলে এটি ফলের শেষ বিট হয়ে যায়।যেখানে শিখবেন: পর্ব ২৪
Gustafson's lawগুস্তাফসনস ল
সমস্যার আকার processor-এর সাথে বাড়লে scaled speedup = sf + (১ − sf) × N, যেখানে sf হলো N টি processor-এ চলার সময় মাপা serial ভগ্নাংশ।যেখানে শিখবেন: পর্ব ০৩পর্ব ৫৪পর্ব ৫৮

H

H-treeএইচ-ট্রি
বারবার ছোট হয়ে আসা “H” আকারের clock-বিতরণের নকশা, যেখানে কেন্দ্র থেকে প্রতিটি শেষ বিন্দুর তার-দৈর্ঘ্য সমান, তাই আদর্শ অবস্থায় skew প্রায় শূন্য।যেখানে শিখবেন: পর্ব ১৮
Half adderহাফ অ্যাডার
দুটি বিট যোগ করে sum S = A ⊕ B আর carry C = AB দেয় এমন circuit; আগের ঘরের carry নিতে পারে না বলে এর নাম half.যেখানে শিখবেন: পর্ব ১১পর্ব ১৪
Half precision (FP16)হাফ প্রিসিশন
IEEE 754-এর ১৬ বিটের binary16 format — ১ sign, ৫ exponent (bias ১৫), ১০ fraction; সর্বোচ্চ মান ৬৫৫০৪।যেখানে শিখবেন: পর্ব ২৩পর্ব ২৪পর্ব ৫৫
Hamming codeহ্যামিং কোড
২-এর ঘাতের অবস্থানে check bit বসানো error-correcting code, যার syndrome সরাসরি ভুল বিটের অবস্থান বলে দেয়।যেখানে শিখবেন: পর্ব ৪৯
Hamming distanceহ্যামিং ডিসট্যান্স
সমান দৈর্ঘ্যের দুটি বিট-নকশার মধ্যে কয়টি অবস্থানে বিট আলাদা, তার সংখ্যা — অর্থাৎ দুটির XOR-এ কয়টি 1 আছে।যেখানে শিখবেন: পর্ব ০৪পর্ব ০৯পর্ব ১০
Handshake (REQ/ACK)হ্যান্ডশেক
দুই পক্ষের মধ্যে অনুরোধ আর স্বীকৃতির সংকেত বিনিময় করে ডেটা হস্তান্তরের নিয়ম, যাতে ধীর আর দ্রুত দুই পক্ষই নিজের গতিতে চলতে পারে।যেখানে শিখবেন: পর্ব ৫১
Hardware performance counterপারফরম্যান্স কাউন্টার
CPU-র ভেতরের বিশেষ register, যা cycle, instruction, cache miss, branch miss-এর মতো ঘটনা গোনে।যেখানে শিখবেন: পর্ব ০৩পর্ব ১৬পর্ব ৪৭
Hardware prefetcherহার্ডওয়্যার প্রিফেচার
CPU-র ভেতরের যে অংশ access-এর ধারা (যেমন পরপর line) চিনে প্রোগ্রাম চাওয়ার আগেই পরের block cache-এ এনে রাখে।যেখানে শিখবেন: পর্ব ৪৪পর্ব ৪৭পর্ব ৪৮
Hardware thread (hardware context)হার্ডওয়্যার থ্রেড
Core-এর ভেতরে একটি thread-এর PC, register আর কিছু control register রাখার স্থায়ী ঘর; একাধিক থাকলে core মেমরিতে কিছু সেভ না করেই thread বদলাতে পারে।যেখানে শিখবেন: পর্ব ৪৩
Hardwired controlহার্ডওয়্যার্ড কন্ট্রোল
যে control unit-এর নিয়ম সরাসরি gate আর তারের সংযোগে গাঁথা (যেমন AND-OR বা PLA); দ্রুত, কিন্তু বদলাতে নতুন নকশা লাগে।যেখানে শিখবেন: পর্ব ৩৩পর্ব ৩৪পর্ব ৬০
Harvard architectureহার্ভার্ড আর্কিটেকচার
Instruction আর ডেটার জন্য আলাদা মেমরি ও আলাদা পথ রাখা নকশা, যাতে দুটো একসাথে আনা যায়; আলাদা L1 I-cache ও D-cache থাকলে তাকে modified Harvard বলে।যেখানে শিখবেন: পর্ব ০১পর্ব ০২পর্ব ৩২
Hazard detection unitহ্যাজার্ড ডিটেকশন ইউনিট
ID stage-এর যে circuit load-use hazard চিনে PC আর IF/ID আটকে রাখে এবং ID/EX-এ শূন্য control পাঠিয়ে একটি bubble ঢোকায়।যেখানে শিখবেন: পর্ব ৩৬পর্ব ৬০
HBM (High Bandwidth Memory)এইচ-বি-এম
কয়েকটি DRAM die একটির ওপর আরেকটি সাজিয়ে processor-এর পাশে খুব চওড়া সংযোগে বসানো মেমরি; GPU আর AI accelerator-এ বিশাল bandwidth দেয়।যেখানে শিখবেন: পর্ব ৪৪পর্ব ৪৯পর্ব ৫৫
HDD (Hard Disk Drive)এইচ-ডি-ডি
ঘুরন্ত চৌম্বক চাকতি আর নড়াচড়া করা read/write মাথা দিয়ে ডেটা রাখার non-volatile storage; প্রতি GB-এ সস্তা, কিন্তু একটি random access-এ কয়েক millisecond লাগে।যেখানে শিখবেন: পর্ব ৪৪
HDL (Hardware Description Language)এইচডিএল
Digital circuit-এর গঠন ও আচরণ লেখার ভাষা, যেমন Verilog ও VHDL; লেখাটি simulate করা যায় আর synthesis করে আসল hardware বানানো যায়।যেখানে শিখবেন: পর্ব ১৪
Heapহিপ
চলার সময় malloc বা new দিয়ে নেওয়া মেমরির এলাকা, যা free না করা পর্যন্ত থাকে; function ফিরলে stack-এর মতো আপনা-আপনি মুক্ত হয় না।যেখানে শিখবেন: পর্ব ৩০পর্ব ৬২
Heterogeneous cores (big.LITTLE, P+E)হেটেরোজিনিয়াস কোর
একই chip-এ দ্রুত বড় core আর কম-energy-র ছোট core একসাথে রাখা, যাতে OS কাজ বুঝে উপযুক্ত core-এ বসাতে পারে।যেখানে শিখবেন: পর্ব ৫৪পর্ব ৫৬
Heterogeneous systemহেটেরোজিনিয়াস সিস্টেম
যে যন্ত্রে ভিন্ন ধরনের প্রসেসর একসাথে থাকে — বড় ও ছোট CPU core, GPU, NPU বা অন্য accelerator — আর প্রতিটি কাজ তার উপযুক্ত অংশে পাঠানো হয়।যেখানে শিখবেন: পর্ব ৫৪
Hexadecimal (base 16)হেক্সাডেসিমাল
ভিত্তি ১৬-এর সংখ্যা পদ্ধতি, অঙ্ক 0–9 আর A–F (১০–১৫); প্রতিটি অঙ্ক ঠিক ৪ বিট, তাই এক byte লেখা যায় দুটি hex অঙ্কে।যেখানে শিখবেন: পর্ব ০৪
Hidden bit (implicit leading 1)হিডেন বিট
Normalized binary সংখ্যার সামনের 1, যা সবসময় থাকে বলে মেমরিতে লেখা হয় না; এতে single precision ২৩ বিট জায়গায় ২৪ বিট নির্ভুলতা পায়।যেখানে শিখবেন: পর্ব ২৩পর্ব ৬০
High impedance (Z)হাই ইম্পিড্যান্স
Output-এর তৃতীয় অবস্থা, যেখানে সে 0 বা 1 কোনো দিকেই টানে না — কার্যত তার থেকে বিচ্ছিন্ন; তারের মান তখন অন্য চালক বা pull-up ঠিক করে।যেখানে শিখবেন: পর্ব ০৮পর্ব ১৪
Hit rateহিট রেট
মোট memory access-এর মধ্যে কত ভাগ cache-এ পাওয়া গেছে; miss rate = ১ − hit rate হিসেবে লেখা হয়।যেখানে শিখবেন: পর্ব ৪৪পর্ব ৪৫
Hit timeহিট টাইম
Cache-এ hit হলে উত্তর পেতে যে সময় লাগে — address ভাগ, সারি পড়া, tag তুলনা আর data বাছাই মিলিয়ে।যেখানে শিখবেন: পর্ব ৪৪পর্ব ৪৫পর্ব ৪৭
Hit under missহিট আন্ডার মিস
একটি miss-এর উত্তর আসার আগেই পরের hit-গুলোকে ডেটা দিয়ে দেওয়া — non-blocking cache-এর সবচেয়ে সরল রূপ।যেখানে শিখবেন: পর্ব ৪৭
Hold time (thold)হোল্ড টাইম
সক্রিয় clock edge-এর পরে flip-flop-এর D input অন্তত যতক্ষণ না বদলানো যাবে; ভাঙলে নতুন মান ভুল করে ঢুকে যেতে পারে।যেখানে শিখবেন: পর্ব ১৫পর্ব ১৮পর্ব ৫৮
Home nodeহোম নোড
যে node বা slice-এ একটি ঠিকানার directory তথ্য আর মেমরি থাকে; সেই line-এর সব অনুরোধ আগে এখানে যায়।যেখানে শিখবেন: পর্ব ৫৩পর্ব ৫৪
Horizontal microcodeহরাইজন্টাল মাইক্রোকোড
চওড়া microinstruction, যেখানে প্রায় প্রতিটি control signal-এর নিজস্ব বিট থাকে; decode লাগে না, এক cycle-এ অনেক কাজ একসাথে করা যায়, কিন্তু control store বড় হয়।যেখানে শিখবেন: পর্ব ৩৪
Horizontal operationহরাইজন্টাল অপারেশন
একই register-এর ভেতরের lane-গুলোকে একে অপরের সাথে মেলানো কাজ, যেমন সব lane যোগ করে একটি যোগফল; lane-এর মধ্যে ডেটা সরাতে হয় বলে vertical কাজের চেয়ে দামি।যেখানে শিখবেন: পর্ব ৪২
Horizontal wasteহরাইজন্টাল ওয়েস্ট
যে cycle-এ কিছু instruction issue হয়েছে কিন্তু সব slot ভরেনি, তার খালি slot-গুলো; একটি thread-এ যথেষ্ট স্বাধীন instruction না থাকার ফল।যেখানে শিখবেন: পর্ব ৪৩
Horner's methodহর্নারস মেথড
বহুপদীর মান বের করার একটি দক্ষ পদ্ধতি — বাঁ থেকে প্রতিটি অঙ্ক নিয়ে v ← v·r + d; ভিত্তি r-এর সংখ্যাকে দশমিকে নিতে n অঙ্কে মাত্র n−1টি গুণ লাগে।যেখানে শিখবেন: পর্ব ০৪
Hot/cold splittingহট-কোল্ড স্প্লিটিং
একটি struct-এর ঘন ঘন লাগা (hot) field আর কালেভদ্রে লাগা (cold) field আলাদা জায়গায় রাখা, যাতে hot loop-এর প্রতিটি cache line-এ শুধু দরকারি ডেটা আসে।যেখানে শিখবেন: পর্ব ৪৮
Hyper-Threadingহাইপার-থ্রেডিং
Intel-এর SMT-র বাজারি নাম; প্রতি core-এ সাধারণত দুটি hardware thread, যা OS দুটি logical CPU হিসেবে দেখে।যেখানে শিখবেন: পর্ব ৪৩
Hypercube (n-cube)হাইপারকিউব
n বিটের ২ⁿটি সংখ্যাকে কোণ ধরে, ঠিক এক বিটে আলাদা দুটি কোণকে দাগ দিয়ে জোড়া আকৃতি; logic-এ প্রতিটি implicant এর একটি উপ-ঘনক, আর interconnection network-এ ২ⁿটি node এভাবে জোড়া, তাই প্রতিটি node-এর degree আর network-এর diameter দুটিই n হয়।যেখানে শিখবেন: পর্ব ০৯পর্ব ৫৪
Hypervisor (VMM)হাইপারভাইজার
যে software একটি যন্ত্রে একাধিক virtual machine চালায়; অতিথি OS-এর privileged কাজ trap করিয়ে নিজে অনুকরণ করে বা hardware সহায়তা নেয়।যেখানে শিখবেন: পর্ব ৩৮পর্ব ৪১পর্ব ৫০

I

I-typeআই-টাইপ
একটি register আর ১২-বিটের signed immediate নিয়ে কাজ করা instruction-এর format, যেমন addi, lw আর jalr.যেখানে শিখবেন: পর্ব ২৭পর্ব ৩২পর্ব ৫৭
I2Cআই-টু-সি
দুটি তারের (ডেটা আর clock) ধীর serial bus, যেখানে ঠিকানা দিয়ে অনেক sensor বা ছোট chip একই জোড়া তারে যুক্ত থাকে।যেখানে শিখবেন: পর্ব ৫১পর্ব ৫৬পর্ব ৬২
IBM System/360আইবিএম সিস্টেম থ্রি-সিক্সটি
১৯৬৪ সালে ঘোষিত IBM-এর কম্পিউটার পরিবার, যার ছোট-বড় সব মডেল একই ISA মানত; বেশিরভাগ মডেলে microprogramming দিয়েই ভিন্ন ভিন্ন hardware-এ একই instruction set চালানো হয়েছিল।যেখানে শিখবেন: পর্ব ৩৪
Ideal CPIআইডিয়াল সিপিআই
কোনো stall না থাকলে pipeline-এর CPI; সাধারণ scalar pipeline-এ এটি ১, অর্থাৎ প্রতি cycle-এ একটি instruction শেষ হয়।যেখানে শিখবেন: পর্ব ৩৬পর্ব ৩৯
Idempotent lawআইডেমপোটেন্ট ল
A + A = A এবং A · A = A — একটি মান নিজের সাথে OR বা AND করলে একই মান থাকে।যেখানে শিখবেন: পর্ব ০৭
IEC binary prefix (KiB, MiB, GiB)আইইসি বাইনারি প্রিফিক্স
IEC-র ১৯৯৮ সালে চালু করা ২-এর ঘাতের উপসর্গ — kibi = ২¹⁰, mebi = ২²⁰, gibi = ২³⁰, tebi = ২⁴⁰; যেমন ১ KiB মানে ১০২৪টি byte, ১০০০টি নয়।যেখানে শিখবেন: পর্ব ০৪
IEEE 754আই-ট্রিপল-ই সেভেন-ফাইভ-ফোর
Floating-point সংখ্যার বিন্যাস, গোল করার নিয়ম, বিশেষ মান আর exception নির্ধারণকারী আন্তর্জাতিক standard; প্রথম ১৯৮৫ সালে, সংশোধন ২০০৮ ও ২০১৯ সালে।যেখানে শিখবেন: পর্ব ২৩পর্ব ২৪পর্ব ৫৮
If-conversionইফ-কনভার্শন
ছোট if-else-কে শাখার বদলে conditional move বা predicated instruction-এ বদলে দেওয়ার compiler-কৌশল।যেখানে শিখবেন: পর্ব ২৯
Illegal instruction exceptionইলিগ্যাল ইনস্ট্রাকশন
CPU যে bit-pattern চেনে না, বা বর্তমান privilege mode-এ যে instruction চালানোর অনুমতি নেই, তা চালাতে গেলে ওঠা exception; RISC-V-এ mcause = ২।যেখানে শিখবেন: পর্ব ৩৮
ILP limit studyলিমিট স্টাডি
বাস্তব প্রোগ্রামের instruction trace একটি কাল্পনিক যন্ত্রে চালিয়ে মাপা — কিছু বা সব বাস্তব সীমা তুলে দিলে — কোডে সর্বোচ্চ কতটা ILP আছে।যেখানে শিখবেন: পর্ব ৩৯
ILP wallআই-এল-পি ওয়াল
যে সীমায় একটি core-কে আরও চওড়া বা গভীর করলেও সাধারণ প্রোগ্রামে instruction-level parallelism আর বাড়ে না, অথচ খরচ আর বিদ্যুৎ বাড়তেই থাকে; multicore-এর দিকে যাওয়ার একটি কারণ।যেখানে শিখবেন: পর্ব ৫৩
Immediateইমিডিয়েট
Instruction-এর বিটের ভেতরেই লেখা একটি ধ্রুবক operand, যেমন addi x5, x0, 256-এর 256.যেখানে শিখবেন: পর্ব ২৫পর্ব ২৬পর্ব ২৭
Immediate generator (ImmGen)ইমিডিয়েট জেনারেটর
Instruction-এর format (I, S, B, U, J) অনুযায়ী ছড়ানো বিট জুড়ে immediate বানায় আর inst[31] দিয়ে ৩২ বিটে sign extend করে এমন combinational unit.যেখানে শিখবেন: পর্ব ৩২
Implementation-defined behaviorইমপ্লিমেন্টেশন-ডিফাইনড বিহেভিয়ার
যে আচরণের ফল C-র মান নির্দিষ্ট করে না, কিন্তু প্রতিটি compiler-কে নিজের পছন্দ বেছে নিয়ে documentation-এ লিখে রাখতে হয় — যেমন ঋণাত্মক signed সংখ্যার ডান shift বা plain char signed কি না। এক compiler-এ স্থির, অন্যটিতে আলাদা হতে পারে।যেখানে শিখবেন: পর্ব ৬২
Implicantইমপ্লিক্যান্ট
এমন product term যা যেখানে 1 হয় সেখানে function-ও 1 (বা don't care); K-map-এ শুধু 1 আর X নিয়ে বানানো ২-এর ঘাত আকারের যেকোনো আয়তাকার দল।যেখানে শিখবেন: পর্ব ০৯পর্ব ১০পর্ব ১৯
Implication tableইমপ্লিকেশন টেবিল
প্রতিটি state-জোড়ার জন্য একটি ঘরওয়ালা ত্রিভুজাকার ছক; output ভিন্ন হলে ঘরে X, নইলে সেই জোড়া সমতুল্য হতে কোন কোন জোড়া সমতুল্য হতে হবে তা লেখা হয়, তারপর বারবার X ছড়িয়ে দেওয়া হয়।যেখানে শিখবেন: পর্ব ১৭
Implied (inherent) addressingইমপ্লায়েড অ্যাড্রেসিং
যে mode-এ operand-এর কথা instruction-এ আলাদা করে লেখা থাকে না, opcode-ই বলে দেয়; যেমন accumulator-এর complement বা carry flag মোছা।যেখানে শিখবেন: পর্ব ২৮
Imprecise exceptionইমপ্রিসাইজ এক্সেপশন
এমন exception যেখানে CPU নিশ্চিতভাবে বলতে পারে না কোন instruction দোষী বা আশপাশের কোনগুলো শেষ হয়েছে; কিছু পুরোনো দ্রুত মেশিনের floating point unit-এ দেখা যেত।যেখানে শিখবেন: পর্ব ৩৮পর্ব ৪০
In-order coreইন-অর্ডার কোর
যে প্রসেসর core প্রোগ্রামের ক্রম ঠিক রেখে instruction চালায়; সরল আর কম power-এর, কিন্তু অপেক্ষার সময় অন্য কাজ এগিয়ে নিতে পারে না।যেখানে শিখবেন: পর্ব ৩৫পর্ব ৩৯পর্ব ৪০
Inclusive cacheইনক্লুসিভ ক্যাশ
যে বাইরের cache স্তরে ভেতরের সব স্তরের block-এর কপি অবশ্যই থাকে। Coherence-এর খোঁজ সহজ হয়, কিন্তু একই ডেটা দুই জায়গায় থাকায় কার্যকর জায়গা কমে।যেখানে শিখবেন: পর্ব ৪৪পর্ব ৪৭পর্ব ৬১
Index maskingইনডেক্স মাস্কিং
শাখা ছাড়াই, একটি mask-এর সাথে AND করে index-কে বৈধ সীমার ভেতরে আনা, যাতে অনুমানের পথেও সীমার বাইরের মেমরি পড়া না হয়; Linux-এর array_index_nospec এর উদাহরণ।যেখানে শিখবেন: পর্ব ৪১পর্ব ৬১
Index registerইনডেক্স রেজিস্টার
যে register-এ একটি array-র শুরু থেকে কত দূরে যেতে হবে সেই মান রাখা হয়, যা indexed addressing-এ ঠিকানার সাথে যোগ হয়।যেখানে শিখবেন: পর্ব ২৮
Indexed addressingইনডেক্সড অ্যাড্রেসিং
যে mode-এ address field-এর স্থির ঠিকানার সাথে index register-এর মান যোগ হয়: EA = A + XR; array-র উপাদানে পৌঁছানোর জন্য।যেখানে শিখবেন: পর্ব ২৮
Indirect (memory indirect) addressingইনডাইরেক্ট অ্যাড্রেসিং
যে mode-এ address field-এর ঠিকানায় আসল ঠিকানা লেখা থাকে: EA = M[A], তাই operand আনতে মেমরিতে দুবার যেতে হয়।যেখানে শিখবেন: পর্ব ২৮
Indirect branch predictionইনডাইরেক্ট ব্রাঞ্চ প্রেডিকশন
Register থেকে আসা গন্তব্যের লাফের (virtual call, switch-এর jump table, interpreter-এর dispatch) গন্তব্য অনুমান করা।যেখানে শিখবেন: পর্ব ৩৭পর্ব ৪১
Indirect jumpইনডাইরেক্ট জাম্প
যে লাফের গন্তব্য instruction-এ লেখা নয়, চলার সময় একটি register বা মেমরি থেকে আসে; যেমন jalr, ret, বা jump table থেকে ঠিকানা পড়ে লাফ।যেখানে শিখবেন: পর্ব ২৯পর্ব ৩৭
Induction variableইন্ডাকশন ভ্যারিয়েবল
লুপের প্রতি ঘুরে একটি নির্দিষ্ট পরিমাণে বাড়ে বা কমে এমন ভ্যারিয়েবল, যেমন i বা &a[i]; compiler প্রায়ই একটিকে আরেকটি দিয়ে বদলে i-কে পুরোপুরি বাদ দেয়।যেখানে শিখবেন: পর্ব ৩১
Inferenceইনফারেন্স
আগে train করা একটি AI model দিয়ে নতুন input-এর উত্তর বা পূর্বাভাস বানানো।যেখানে শিখবেন: পর্ব ৫৫
Inferred latchইনফার্ড ল্যাচ
Combinational block-এর কোনো পথে output মান না পেলে synthesis tool যে অনাকাঙ্ক্ষিত latch বসায়, কারণ ভাষার নিয়মে মানটি আগের মতো থাকতে হয়।যেখানে শিখবেন: পর্ব ১৪পর্ব ১৫পর্ব ১৭
Infinity (±∞)ইনফিনিটি
IEEE 754-এর বিশেষ মান — exponent-এর সব বিট 1 আর fraction শূন্য; overflow বা অশূন্য সংখ্যাকে শূন্য দিয়ে ভাগ করলে আসে।যেখানে শিখবেন: পর্ব ২৩
Inline assemblyইনলাইন অ্যাসেম্বলি
C কোডের ভেতরে __asm__ দিয়ে সরাসরি instruction লেখা, সাথে কোন ভ্যারিয়েবল কোন register-এ যাবে তার constraint; বহনযোগ্য নয়, ভুল করা সহজ।যেখানে শিখবেন: পর্ব ৩১
Inliningইনলাইনিং
ছোট ফাংশন ডাকার বদলে তার দেহ সরাসরি ডাকার জায়গায় বসিয়ে দেওয়া; call-ret-এর খরচ বাদ যায় আর আশপাশের কোডের সাথে মিলে আরও optimize করা যায়।যেখানে শিখবেন: পর্ব ৩১
Instantiation (instance)ইনস্ট্যান্সিয়েশন
একটি module-এর একটি কপি অন্য module-এর ভেতরে বসানো, নাম দিয়ে আর প্রতিটি port কোন তারে জোড়া তা বলে দিয়ে।যেখানে শিখবেন: পর্ব ১৪
Instruction cache (I-cache)ইনস্ট্রাকশন ক্যাশ
শুধু instruction রাখার ছোট দ্রুত cache, যা IF ধাপ ব্যবহার করে; data cache থেকে আলাদা বলে একই cycle-এ fetch আর load দুটিই চলতে পারে।যেখানে শিখবেন: পর্ব ৩৫পর্ব ৪৫
Instruction count (IC)ইনস্ট্রাকশন কাউন্ট
একটি প্রোগ্রাম চালাতে মোট কতগুলো instruction আসলে execute হলো; algorithm, ভাষা, compiler আর ISA এটি ঠিক করে।যেখানে শিখবেন: পর্ব ০৩পর্ব ২৫পর্ব ২৯
Instruction decode (ID)ইনস্ট্রাকশন ডিকোড
দ্বিতীয় ধাপ: instruction-এর field আলাদা করা, register file থেকে source register পড়া, immediate তৈরি করা আর control signal বানানো।যেখানে শিখবেন: পর্ব ৩৫
Instruction encodingইনস্ট্রাকশন এনকোডিং
একটি instruction-কে নির্দিষ্ট বিটের সংখ্যায় লেখার নিয়ম — কোন বিটে opcode, কোন বিটে register-এর নম্বর আর কোন বিটে immediate থাকবে।যেখানে শিখবেন: পর্ব ২৭
Instruction fetchইনস্ট্রাকশন ফেচ
PC-তে রাখা ঠিকানা অনুযায়ী instruction memory (বা I-cache) থেকে পরের instruction আনা আর PC + 4 হিসাব করার ধাপ।যেখানে শিখবেন: পর্ব ৩২পর্ব ৩৫পর্ব ৪৪
Instruction formatইনস্ট্রাকশন ফরম্যাট
Instruction-এর বিটগুলো কোন field-এ ভাগ হবে তার একটি ছাঁচ; RISC-V-এর মূল ছয়টি ছাঁচ হলো R, I, S, B, U আর J.যেখানে শিখবেন: পর্ব ২৭পর্ব ৬০
Instruction memoryইনস্ট্রাকশন মেমরি
Datapath-এর যে মেমরি PC-র ঠিকানা নিয়ে সেখানকার instruction ফেরত দেয়; single-cycle নকশায় এটি ডেটার মেমরি থেকে আলাদা, আর শুধু পড়া হয়।যেখানে শিখবেন: পর্ব ৩২
Instruction mixইনস্ট্রাকশন মিক্স
একটি প্রোগ্রামে কোন ধরনের instruction (ALU, load, store, branch…) কত ভাগ, তার হিসাব।যেখানে শিখবেন: পর্ব ০৩পর্ব ৩২পর্ব ৩৪
Instruction prefixইনস্ট্রাকশন প্রিফিক্স
x86-এ opcode-এর আগে বসা ঐচ্ছিক byte, যা পরের instruction-এর অর্থ বদলায়, যেমন ১৬-বিট operand-এর জন্য 66 বা lock-এর জন্য F0 বসে।যেখানে শিখবেন: পর্ব ২৭
Instruction register (IR)ইনস্ট্রাকশন রেজিস্টার
মেমরি থেকে আনা যে instruction এখন decode ও execute হচ্ছে, তা ধরে রাখার register.যেখানে শিখবেন: পর্ব ০১পর্ব ৩৪
Instruction schedulingইনস্ট্রাকশন শিডিউলিং
প্রোগ্রামের অর্থ না বদলে instruction-এর ক্রম এমনভাবে সাজানো, যাতে pipeline-এ stall কম হয়; compiler বা hardware এটি করে।যেখানে শিখবেন: পর্ব ৩৬পর্ব ৩৯
Instruction set simulatorইনস্ট্রাকশন সেট সিমুলেটর
যে প্রোগ্রাম একটি ISA-র register, মেমরি আর প্রতিটি instruction-এর ফল software-এ নকল করে, যাতে আসল chip ছাড়াই কোড চালানো ও ধাপে ধাপে দেখা যায়; যেমন RARS, Spike.যেখানে শিখবেন: পর্ব ২৬পর্ব ৫৭
Instruction windowইনস্ট্রাকশন উইন্ডো
Out-of-order CPU একসাথে যতগুলো decode-করা কিন্তু commit-না-হওয়া instruction-এর মধ্যে থেকে প্রস্তুতগুলো বেছে চালাতে পারে, সেই দলটি; এর আকার মোটামুটি ROB-এর entry-সংখ্যা দিয়ে মাপা হয়।যেখানে শিখবেন: পর্ব ৪০
Instruction-level parallelism (ILP)ইনস্ট্রাকশন-লেভেল প্যারালেলিজম
একটি প্রোগ্রামের ভেতরে এমন instruction, যারা একে অপরের ফলের জন্য অপেক্ষা করে না, তাই একই সময়ে চালানো যায়; pipeline, superscalar আর VLIW এই সুযোগ কাজে লাগায়।যেখানে শিখবেন: পর্ব ৩৯পর্ব ৪৩
INT8আইএনটি এইট
8-bit integer format; AI inference-এ quantize করা weight আর activation রাখতে বহুল ব্যবহৃত।যেখানে শিখবেন: পর্ব ৫৫
INT_MINইন্ট মিন
C-তে int-এর সবচেয়ে ছোট মান; ৩২ বিট int-এ −2147483648, যার ধনাত্মক রূপ int-এ ধরে না।যেখানে শিখবেন: পর্ব ০৫
Integer promotionইন্টিজার প্রোমোশন
C-তে হিসাবের আগে char, short-এর মতো ছোট integer type-কে int (দরকারে unsigned int) বানিয়ে নেওয়ার নিয়ম।যেখানে শিখবেন: পর্ব ০৫পর্ব ৬২
Integrated circuit (IC)ইন্টিগ্রেটেড সার্কিট
একটি semiconductor টুকরোর (সাধারণত silicon) ওপর একসাথে বানানো অনেক transistor আর তাদের সংযোগ — যাকে সাধারণ ভাষায় chip বলা হয়।যেখানে শিখবেন: পর্ব ০২পর্ব ০৮
Integrated clock-gating cell (ICG)ইন্টিগ্রেটেড ক্লক-গেটিং সেল
একটি latch আর একটি AND gate মিলিয়ে বানানো library cell, যা clock নিচু থাকাকালীন enable নেয় আর তাই glitch ছাড়া পরিষ্কারভাবে clock চালু-বন্ধ করে।যেখানে শিখবেন: পর্ব ১৮
Intel syntaxইন্টেল সিনট্যাক্স
x86 assembly লেখার আরেক ধরন, Intel-এর manual-এ ব্যবহৃত: গন্তব্য আগে, উৎস পরে, মেমরি বর্গবন্ধনীতে, যেমন mov eax, DWORD PTR [rdi+4].যেখানে শিখবেন: পর্ব ৩১
Interconnection networkইন্টারকানেকশন নেটওয়ার্ক
প্রসেসর, cache, মেমরি বা পুরো কম্পিউটারকে (node) পরস্পরের সাথে জোড়ার link আর switch-এর নকশা।যেখানে শিখবেন: পর্ব ৫৪
Interlockইন্টারলক
Hardware-এর যে ব্যবস্থা dependence দেখে নির্ভরশীল instruction-কে স্বয়ংক্রিয়ভাবে অপেক্ষা করায়, যাতে compiler-কে nop বসাতে না হয়।যেখানে শিখবেন: পর্ব ৩৬
Interpreter (bytecode interpreter)ইন্টারপ্রেটার
প্রোগ্রামের instruction (bytecode) একটি একটি করে পড়ে চালানো সফটওয়্যার, যেমন CPython; প্রতিটি opcode-এর জন্য একটি indirect লাফ বা switch থাকে।যেখানে শিখবেন: পর্ব ৩৭
Interruptইন্টারাপ্ট
প্রোগ্রামের বাইরের কোনো ঘটনা (timer, disk, network, কি-বোর্ড) থেকে আসা asynchronous সংকেত, যা CPU দুটি instruction-এর মাঝে নিয়ে handler চালায়; RISC-V-এর পরিভাষায় exception থেকে আলাদা।যেখানে শিখবেন: পর্ব ৩৮পর্ব ৫১পর্ব ৫২
Interrupt coalescing / moderationইন্টারাপ্ট কোয়ালেসিং
যন্ত্রের কয়েকটি ঘটনা জমিয়ে, নির্দিষ্ট সংখ্যা বা সময় পূর্ণ হলে, একটি interrupt দেওয়া; CPU-র খরচ কমে, কিন্তু latency বাড়ে।যেখানে শিখবেন: পর্ব ৫২
Interrupt controllerইন্টারাপ্ট কন্ট্রোলার
অনেক যন্ত্রের interrupt সংকেত জড়ো করে priority আর masking মেনে কোন core-কে কোন interrupt দেওয়া হবে তা ঠিক করা সার্কিট, যেমন PLIC, APIC বা GIC.যেখানে শিখবেন: পর্ব ৩৮পর্ব ৫২
Interrupt latencyইন্টারাপ্ট লেটেন্সি
যন্ত্র interrupt সংকেত দেওয়া থেকে handler-এর প্রথম দরকারি instruction চলা পর্যন্ত সময়: চিনতে পারা, instruction-এর সীমা, flush, handler fetch, register সেভ আর interrupt বন্ধ থাকার সময় মিলে।যেখানে শিখবেন: পর্ব ৩৮পর্ব ৫২পর্ব ৬২
Interrupt maskingইন্টারাপ্ট মাস্কিং
কিছু বা সব interrupt সাময়িকভাবে আটকে রাখা — RISC-V-এ mstatus.MIE দিয়ে সব, আর mie CSR-এর বিট দিয়ে আলাদা উৎস; আটকানো interrupt pending থাকে, হারায় না।যেখানে শিখবেন: পর্ব ৩৮পর্ব ৫২
Interrupt priorityইন্টারাপ্ট প্রায়োরিটি
একসাথে কয়েকটি interrupt pending হলে কোনটি আগে নেওয়া হবে তার ক্রম; ISA বা interrupt controller এটি ঠিক করে।যেখানে শিখবেন: পর্ব ৩৮পর্ব ৫২
Interrupt stormইন্টারাপ্ট স্টর্ম
একটি উৎস থেকে থামাথামিহীন interrupt, যাতে CPU আর কিছু করতে পারে না; প্রায়ই level-triggered লাইনের কারণ না মোছা বা বিকল যন্ত্রের ফল।যেখানে শিখবেন: পর্ব ৫২
Interval arithmeticইন্টারভ্যাল অ্যারিথমেটিক
প্রতিটি মানের বদলে একটি নিম্ন ও ঊর্ধ্ব সীমা রেখে হিসাব, directed rounding দিয়ে, যাতে আসল উত্তর নিশ্চিতভাবে সীমার ভেতরে থাকে।যেখানে শিখবেন: পর্ব ২৪
Intrinsic (compiler intrinsic)ইনট্রিনসিক
C-এর function-এর মতো দেখতে, কিন্তু compiler যাকে সরাসরি একটি নির্দিষ্ট machine instruction-এ বদলায়, যেমন _mm_add_ps থেকে addps.যেখানে শিখবেন: পর্ব ৪২
Inverter (NOT gate)ইনভার্টার
যে gate ইনপুটের উল্টো মান দেয় (Y = A′); CMOS-এ একটি pMOS আর একটি nMOS দিয়ে, মোট ২টি transistor-এ বানানো হয়।যেখানে শিখবেন: পর্ব ০৮পর্ব ১৫পর্ব ৪৯
Involution lawইনভলিউশন ল
দুবার complement নিলে মূল মান ফিরে আসে: (A′)′ = A.যেখানে শিখবেন: পর্ব ০৭
IOMMUআই-ও-এমএমইউ
Device-এর DMA ঠিকানা page table দিয়ে অনুবাদ ও যাচাই করার hardware, যাতে device শুধু অনুমোদিত মেমরিতে পড়তে-লিখতে পারে; Intel VT-d, AMD-Vi, ARM SMMU এর উদাহরণ।যেখানে শিখবেন: পর্ব ৫০পর্ব ৫২
IOPSআইওপিএস
I/O operations per second — প্রতি সেকেন্ডে কতগুলো পড়া-লেখার অনুরোধ শেষ হয়; storage-এর throughput মাপার একক।যেখানে শিখবেন: পর্ব ৫১
IPC (instructions per cycle)আইপিসি
প্রতি clock cycle-এ গড়ে কতগুলো instruction শেষ হয়; এটি CPI-এর উল্টো, অর্থাৎ IPC = ১ / CPI.যেখানে শিখবেন: পর্ব ০৩পর্ব ৩৫পর্ব ৩৯
IR (intermediate representation)আই-আর
Compiler-এর ভেতরের মাঝামাঝি ভাষা, যা উৎস-ভাষা বা ISA কোনোটির ওপর নির্ভর করে না; বেশিরভাগ optimization এখানে হয়, যেমন LLVM IR বা GCC-র GIMPLE.যেখানে শিখবেন: পর্ব ৩১
Iron law of performanceআয়রন ল
CPU time = instruction count × CPI × clock cycle time — পারফরম্যান্সকে তিনটি গুণকে ভাগ করার মৌলিক সূত্র; গুণকগুলো পরস্পর-নির্ভর, একটি কমালে অন্যটি বাড়তে পারে।যেখানে শিখবেন: পর্ব ০৩পর্ব ২৫পর্ব ২৯
IRQ affinityআইআরকিউ অ্যাফিনিটি
কোন interrupt কোন CPU core-এ পাঠানো হবে তার নির্ধারণ; Linux-এ /proc/irq-এর নিচের smp_affinity ফাইল দিয়ে দেখা ও বদলানো যায়।যেখানে শিখবেন: পর্ব ৫২
IRQ line (interrupt request line)আইআরকিউ লাইন
যন্ত্র থেকে interrupt controller-এ যাওয়া একটি তার বা সংকেত, যার voltage বদলিয়ে যন্ত্র সেবা চায়।যেখানে শিখবেন: পর্ব ৫২
ISA (Instruction Set Architecture)আইএসএ
Hardware আর software-এর মধ্যকার চুক্তি: প্রসেসর কোন কোন instruction বোঝে, register কয়টি, মেমরি কীভাবে ঠিকানা পায়।যেখানে শিখবেন: পর্ব ০১পর্ব ০২পর্ব ০৩
ISA extensionআইএসএ এক্সটেনশন
Base ISA-র সাথে যোগ করা যায় এমন ঐচ্ছিক instruction-গুচ্ছ, যেমন RISC-V-এর M (গুণ-ভাগ), A (atomic), F/D (floating point), C (compressed), V (vector) ইত্যাদি।যেখানে শিখবেন: পর্ব ২৫
ISA profile (RISC-V)আইএসএ প্রোফাইল
RISC-V International-এর নির্ধারিত extension-এর ন্যূনতম তালিকা (যেমন RVA22, RVA23), যাতে একই software অনেক chip-এ চলতে পারে।যেখানে শিখবেন: পর্ব ২৫
Isochronous transferআইসোক্রোনাস ট্রান্সফার
USB-এর যে transfer প্রতি বিরতিতে নির্দিষ্ট bandwidth সংরক্ষণ করে কিন্তু ভুল হলে আবার পাঠায় না; অডিও আর ভিডিওর জন্য।যেখানে শিখবেন: পর্ব ৫১
ISP (image signal processor)আইএসপি
ক্যামেরার sensor থেকে আসা কাঁচা ডেটাকে রং, noise কমানো আর উজ্জ্বলতা ঠিক করে ছবিতে রূপ দেওয়ার বিশেষায়িত hardware অংশ।যেখানে শিখবেন: পর্ব ৫৬
ISR (interrupt service routine)আই-এস-আর
Interrupt এলে CPU যে ফাংশনটি চালায়, যাকে interrupt handler-ও বলা হয়। এটি ছোট আর দ্রুত হওয়া উচিত, অপেক্ষা বা blocking কাজ নিষেধ, আর মূল প্রোগ্রামের সাথে ভাগ করা ডেটা সাবধানে রাখতে হয়।যেখানে শিখবেন: পর্ব ৬২
Issue packetইস্যু প্যাকেট
একই cycle-এ একসাথে issue হওয়া instruction-এর দল; static multiple issue-এ compiler এটি সাজায়, আর দলের ভেতরে একটি অন্যটির ফল ব্যবহার করতে পারে না।যেখানে শিখবেন: পর্ব ৩৯
Issue queue (scheduler)ইস্যু কিউ
আধুনিক out-of-order core-এ rename-করা micro-op যেখানে operand-এর অপেক্ষায় থাকে; প্রতি cycle-এ প্রস্তুতগুলোর মধ্যে থেকে কয়েকটি বেছে execution unit-এ পাঠানো হয় — Tomasulo-র reservation station-এর আধুনিক রূপ।যেখানে শিখবেন: পর্ব ৪০
Issue slotইস্যু স্লট
একটি cycle-এ একটি instruction পাঠানোর একটি জায়গা; কাজ না পেলে slot নষ্ট হয়, আর নষ্ট slot-ই multiple issue-এর লাভ কমায়।যেখানে শিখবেন: পর্ব ৩৯পর্ব ৪৩
Issue widthইস্যু উইডথ
প্রতি cycle-এ প্রসেসর সর্বোচ্চ কয়টি instruction issue করতে পারে; ৪-way প্রসেসরের issue width ৪, তাই তার সর্বোচ্চ IPC ৪।যেখানে শিখবেন: পর্ব ৩৯

J

J-typeজে-টাইপ
jal instruction-এর format; ২০টি বিট আর লুকানো imm[0] = 0 মিলিয়ে ২১-বিটের PC-relative offset, পরিসর ±১ MiB.যেখানে শিখবেন: পর্ব ২৭পর্ব ৩২পর্ব ৫৭
jal (jump and link)জাম্প অ্যান্ড লিংক
RISC-V-এর J-type instruction: rd-তে PC + 4 রেখে PC-আপেক্ষিক ঠিকানায় লাফ দেয়; jal ra, f হলো function call আর jal x0, label হলো সাধারণ লাফ, যার pseudo-নাম j.যেখানে শিখবেন: পর্ব ২৯পর্ব ৩০
jalr (jump and link register)জাম্প অ্যান্ড লিংক রেজিস্টার
RISC-V-এর I-type instruction: rs1 + imm ঠিকানায় (সবচেয়ে নিচের বিট ০ করে) লাফ দেয় আর rd-তে PC + 4 রাখে; jalr x0, 0(ra) হলো ret — function থেকে ফেরা।যেখানে শিখবেন: পর্ব ৩০
JK flip-flopজেকে ফ্লিপ-ফ্লপ
SR-এর মতো flip-flop, তবে J = K = 1 নিষিদ্ধ না হয়ে toggle করে; characteristic equation Q⁺ = JQ′ + K′Q.যেখানে শিখবেন: পর্ব ১৫পর্ব ১৬পর্ব ১৭
Johnson counter (twisted-ring)জনসন কাউন্টার
শেষ flip-flop-এর উল্টো output প্রথমটিতে ফেরানো shift register; n টি flip-flop-এ ২n টি state, আর প্রতিটি state একটি ২-input gate দিয়ে চেনা যায়।যেখানে শিখবেন: পর্ব ১৬
Jump tableজাম্প টেবিল
মেমরিতে রাখা ঠিকানার টেবিল, যেখান থেকে index দিয়ে গন্তব্য পড়ে indirect jump দেওয়া হয়; ঘন case-ওয়ালা switch এভাবে চলে।যেখানে শিখবেন: পর্ব ২৯পর্ব ৩১পর্ব ৩৭

K

Kahan (compensated) summationকাহান সামেশন
William Kahan-এর ১৯৬৫ সালের পদ্ধতি, যেখানে প্রতিটি যোগে হারানো নিচের অংশ একটি আলাদা সংশোধনী চলকে রেখে পরের যোগে ফিরিয়ে দেওয়া হয়; ভুল প্রায় এক ULP-এ সীমিত থাকে।যেখানে শিখবেন: পর্ব ২৪
Karnaugh map (K-map)কার্নো ম্যাপ
Boolean function-কে ছকের ঘরে সাজিয়ে সরল করার পদ্ধতি; সারি-কলাম Gray ক্রমে (00, 01, 11, 10) থাকে, তাই পাশাপাশি ঘর ঠিক একটি চলকে আলাদা।যেখানে শিখবেন: পর্ব ০৪পর্ব ০৯পর্ব ১০
Kernelকার্নেল
Operating system-এর কেন্দ্রীয় অংশ, যা supervisor mode-এ চলে আর মেমরি, process আর hardware নিয়ন্ত্রণ করে।যেখানে শিখবেন: পর্ব ৪১
Kernel (GPU)কার্নেল
GPU-তে চালানোর জন্য লেখা একটি function, যা host চালু করে আর হাজার হাজার thread একই কোড নিজ নিজ ডেটায় চালায়; OS-এর kernel থেকে আলাদা অর্থ।যেখানে শিখবেন: পর্ব ৫৫
Kernel launch overheadকার্নেল লঞ্চ ওভারহেড
Host থেকে একটি GPU kernel চালু করার স্থির খরচ, সাধারণত কয়েক মাইক্রোসেকেন্ডের মতো, যা ছোট কাজে বড় হয়ে দাঁড়ায়।যেখানে শিখবেন: পর্ব ৫৫
Kogge–Stone adderকগি-স্টোন অ্যাডার
log2 n স্তরের prefix adder, যা ১৯৭৩ সালে Kogge আর Stone প্রকাশ করেন; খুব দ্রুত কিন্তু অনেক cell আর লম্বা তার লাগে।যেখানে শিখবেন: পর্ব ১১
KPTI (kernel page-table isolation)কেপিটিআই
User mode আর kernel mode-এর জন্য আলাদা page table রাখার OS-কৌশল, যাতে user mode-এ kernel-এর পাতা map-ই না থাকে; KAISER প্রস্তাব থেকে আসা, Meltdown-এর প্রধান software-প্রতিরক্ষা।যেখানে শিখবেন: পর্ব ৪১পর্ব ৬১

L

L2 cacheএল-টু ক্যাশ
L1-এর পেছনের দ্বিতীয় স্তরের cache — L1-এর চেয়ে বড় আর একটু ধীর। এর মূল কাজ L1-এর miss penalty কমানো; আধুনিক chip-এ প্রায়ই প্রতি core-এ একটি।যেখানে শিখবেন: পর্ব ৪৭
L3 cache (last-level cache)এল-থ্রি ক্যাশ
সাধারণত সব core-এর মধ্যে ভাগাভাগি করা বড় তৃতীয় স্তরের cache, মেমরির ঠিক আগে। মেমরিতে যাওয়া কমানোই এর লক্ষ্য; একে প্রায়ই LLC বলা হয়।যেখানে শিখবেন: পর্ব ৪৭পর্ব ৫৩
Labelলেবেল
Assembly-তে কোলন দিয়ে শেষ হওয়া একটি নাম, যেমন loop: — কোড বা ডেটার একটি ঠিকানার নাম, যা শাখা, jump আর la-তে ব্যবহার হয়।যেখানে শিখবেন: পর্ব ২৬পর্ব ২৯
Lane (SIMD lane)লেন
একটি SIMD বা vector register-এর ভেতরের একটি উপাদানের জায়গা; যেমন 128-bit register-এ 32-bit float-এর ৪টি lane থাকে।যেখানে শিখবেন: পর্ব ৪২
Latchল্যাচ
Level-sensitive স্মৃতি-উপাদান: enable সক্রিয় থাকাকালীন input পার হতে দেয়, আর enable বন্ধ হলে শেষ মানটি ধরে রাখে।যেখানে শিখবেন: পর্ব ১৪পর্ব ১৫পর্ব ৪৯
Latency (response time)লেটেন্সি
একটি কাজ শুরু থেকে শেষ হতে যত সময় লাগে; যেমন একটি অনুরোধের উত্তর আসতে বা একটি instruction শেষ হতে কত সময়।যেখানে শিখবেন: পর্ব ০৩পর্ব ২১পর্ব ২২
Latency hidingলেটেন্সি হাইডিং
একটি কাজ মেমরির অপেক্ষায় থাকার সময় অন্য প্রস্তুত কাজ চালিয়ে hardware-কে ব্যস্ত রাখা, যাতে অপেক্ষার সময় মোট গতিতে ধরা না পড়ে।যেখানে শিখবেন: পর্ব ৫৫
LEA (load effective address)এল-ই-এ
x86-এর instruction, যা মেমরি না ছুঁয়ে base + index × scale + displacement ঠিকানাটি হিসাব করে register-এ রাখে; compiler একে ছোট ধ্রুবক দিয়ে গুণ আর যোগে ব্যবহার করে।যেখানে শিখবেন: পর্ব ২১পর্ব ২৮পর্ব ৩১
Leading-zero counterলিডিং-জিরো কাউন্টার
একটি বিট-সারির বাঁ দিকে (MSB থেকে) কতগুলো শূন্য আছে গোনার circuit বা instruction (x86-এর lzcnt, ARM ও RISC-V Zbb-এর clz); floating point-এ বিয়োগের পরে কত ঘর বাঁয়ে normalise করতে হবে তা বলে।যেখানে শিখবেন: পর্ব ২৪পর্ব ৬২
Leaf functionলিফ ফাংশন
যে function নিজে আর কোনো function ডাকে না; তার ra অক্ষত থাকে, তাই প্রায়ই stack frame ছাড়াই চলে।যেখানে শিখবেন: পর্ব ৩০
Leakage current (static power)লিকেজ কারেন্ট
Transistor বন্ধ থাকলেও যে সামান্য current চুইয়ে যায়; transistor ছোট আর threshold voltage কম হলে এটি দ্রুত বাড়ে আর অকারণে বিদ্যুৎ খরচ হয়।যেখানে শিখবেন: পর্ব ০২পর্ব ০৮পর্ব ৫৬
Left shiftলেফট শিফট
সব বিটকে এক বা একাধিক ঘর বাঁয়ে সরিয়ে ডানে 0 বসানো; k ঘর left shift মানে ২ᵏ দিয়ে গুণ (যতক্ষণ বাঁয়ের বিট হারিয়ে না যায়)।যেখানে শিখবেন: পর্ব ০৪পর্ব ১৩পর্ব ২১
Level-sensitiveলেভেল-সেনসিটিভ
যে স্মৃতি-উপাদান clock বা enable-এর স্তর দেখে সাড়া দেয়, অর্থাৎ সংকেত চালু থাকার পুরো সময় input পার হতে দেয়; latch এমন।যেখানে শিখবেন: পর্ব ১৫পর্ব ৫৯
Level-triggered interruptলেভেল-ট্রিগার্ড ইন্টারাপ্ট
যে interrupt-এ লাইন সক্রিয় স্তরে থাকা পর্যন্ত অনুরোধ চলতে থাকে; driver যন্ত্রের কারণ মুছলে থামে, লাইন ভাগ করা যায়, কিন্তু না মুছলে বারবার আসে।যেখানে শিখবেন: পর্ব ৫২
LFSR (linear feedback shift register)এলএফএসআর
যে shift register-এর নতুন input বিট কয়েকটি নির্দিষ্ট ঘরের XOR; সঠিক tap-এ ২ⁿ − ১ দৈর্ঘ্যের ছদ্ম-এলোমেলো sequence দেয়।যেখানে শিখবেন: পর্ব ১৬
Limbলিম্ব
বড় সংখ্যাকে যে register-মাপের টুকরোয় ভাগ করে রাখা হয় তার একটি টুকরো, যেমন ৩২ বা ৬৪ বিট; প্রতিটি limb ভিত্তি 2^32 বা 2^64-এর একটি অঙ্কের মতো কাজ করে।যেখানে শিখবেন: পর্ব ২০
Line encoding (8b/10b, 128b/130b)লাইন এনকোডিং
তারে পাঠানোর আগে ডেটার বিটকে এমন code-এ বদলানো, যাতে যথেষ্ট বিট-বদল থাকে আর গ্রহীতা clock পুনরুদ্ধার করতে পারে; এর বাড়তি বিট bandwidth-এর কিছু অংশ খায়।যেখানে শিখবেন: পর্ব ৫১
Linkerলিংকার
যে টুল কয়েকটি object file আর library জুড়ে একটি executable বানায়: প্রতিটি অংশের ঠিকানা ঠিক করে, symbol মেলায় আর relocation পূরণ করে; Linux-এ ld.যেখানে শিখবেন: পর্ব ৩১
Linker relaxationলিংকার রিল্যাক্সেশন
Link করার সময় চূড়ান্ত ঠিকানা জেনে linker যেখানে সম্ভব লম্বা instruction-জোড়াকে ছোট রূপে বদলায়, যেমন RISC-V-এ লক্ষ্য কাছে হলে auipc আর jalr-এর বদলে একটি jal.যেখানে শিখবেন: পর্ব ২৬পর্ব ২৭পর্ব ৩১
LINPACK / HPL benchmarkলিনপ্যাক
একটি বড় dense linear equation system সমাধান করে যন্ত্রের FLOP/s মাপার benchmark; TOP500 তালিকার ভিত্তি।যেখানে শিখবেন: পর্ব ৫৪
List schedulingলিস্ট শিডিউলিং
Dependence graph থেকে প্রতিবার প্রস্তুত instruction-গুলোর তালিকা বানিয়ে একটি নিয়মে সেরাটি বেছে বসানোর greedy পদ্ধতি; compiler-এর সবচেয়ে প্রচলিত scheduling কৌশল।যেখানে শিখবেন: পর্ব ৩৬পর্ব ৩৯
Literalলিটারাল
একটি চলক বা তার complement, যেমন A বা B′; circuit-এ প্রতিটি literal একটি gate-ইনপুট।যেখানে শিখবেন: পর্ব ০৭পর্ব ০৯পর্ব ১০
Litmus testলিটমাস টেস্ট
দুই-তিনটি thread আর কয়েকটি load-store-এর একটি খুদে প্রোগ্রাম, যার কোন ফল কোন memory model-এ সম্ভব, তা দিয়ে model-গুলোর পার্থক্য বোঝা হয়।যেখানে শিখবেন: পর্ব ৫৩
Little's lawলিটলস ল
স্থিতিশীল যেকোনো ব্যবস্থায় গড়ে ভেতরে থাকা কাজ L = আগমনের হার λ × প্রতিটির গড় সময় W; I/O-তে queue depth, throughput আর latency জোড়ে।যেখানে শিখবেন: পর্ব ৫১পর্ব ৬১
Little-endianলিটল-এন্ডিয়ান
যে byte-ক্রমে সবচেয়ে কম গুরুত্বপূর্ণ byte (LSB) সবচেয়ে ছোট ঠিকানায় বসে; x86, RISC-V আর বাস্তবে বেশিরভাগ ARM সিস্টেম এভাবে চলে।যেখানে শিখবেন: পর্ব ০৬পর্ব ২৫পর্ব ২৬
LMUL (vector length multiplier)এল-মাল
RISC-V Vector-এ কয়েকটি vector register-কে একসাথে জুড়ে একটি বড় register হিসেবে ব্যবহারের গুণক (1, 2, 4, 8, এমনকি ভগ্নাংশ); বড় LMUL মানে প্রতি instruction-এ বেশি উপাদান কিন্তু কম আলাদা register.যেখানে শিখবেন: পর্ব ৪২
Load delay slotলোড ডিলে স্লট
কিছু পুরোনো ISA-তে (যেমন MIPS I) load-এর ঠিক পরের অবস্থান, যেখানের instruction load-এর ফল দেখে না; compiler সেখানে স্বাধীন instruction বা nop বসাত।যেখানে শিখবেন: পর্ব ৩৬
Load enableলোড এনেবল
Register নতুন মান নেবে কি না ঠিক করার সংকেত; সাধারণত প্রতিটি flip-flop-এর D-র সামনে একটি 2:1 mux দিয়ে বানানো হয়, যাতে বন্ধ থাকলে পুরোনো মানই আবার D-তে ফেরে।যেখানে শিখবেন: পর্ব ১৬
Load imbalanceলোড ইমব্যালান্স
সমান্তরাল কাজ core-দের মধ্যে অসমান ভাগ হওয়া, ফলে আগে শেষ করা core-রা সবচেয়ে ধীরটির জন্য অলস বসে থাকে।যেখানে শিখবেন: পর্ব ৫৪
Load-use hazardলোড-ইউজ হ্যাজার্ড
Load-এর ঠিক পরের instruction সেই load-এর ফল চাইলে যে data hazard হয়; মান MEM-এর শেষে আসে বলে forwarding থাকলেও ৫-stage pipeline-এ একটি stall লাগে।যেখানে শিখবেন: পর্ব ৩৬পর্ব ৩৯পর্ব ৫৭
Load/store queue (LSQ)লোড-স্টোর কিউ
চলমান load আর store-গুলোকে প্রোগ্রাম-ক্রমে রাখার সারি, যেখানে তাদের ঠিকানা আর store-এর ডেটা থাকে; store মেমরিতে লেখে commit-এর পরে, আর load এখানে আগের store-গুলোর সাথে ঠিকানা মিলিয়ে নেয়।যেখানে শিখবেন: পর্ব ৪০
Loaderলোডার
OS-এর যে অংশ executable-কে মেমরিতে আনে, দরকারি shared library জোড়ে, stack তৈরি করে আর entry point থেকে CPU-কে চালাতে দেয়।যেখানে শিখবেন: পর্ব ৩১
Load–store architectureলোড-স্টোর আর্কিটেকচার
যে ISA-তে শুধু load আর store instruction মেমরি ছোঁয় আর সব হিসাব register-এ হয়; register–register architecture-ও বলে — RISC-V, ARM, MIPS.যেখানে শিখবেন: পর্ব ২৫পর্ব ২৬পর্ব ২৮
Local historyলোকাল হিস্ট্রি
একটি নির্দিষ্ট শাখার নিজের শেষ কয়েকটি ফলের ক্রম, প্রতিটি শাখার জন্য আলাদা করে রাখা।যেখানে শিখবেন: পর্ব ৩৭
Local miss rateলোকাল মিস রেট
একটি cache স্তরে যত access পৌঁছায়, তার কত অংশ সেখানে miss হয়। L2-এর ক্ষেত্রে = L2-এর miss ÷ L1-এর miss.যেখানে শিখবেন: পর্ব ৪৭পর্ব ৫৮পর্ব ৫৯
Locality of referenceলোকালিটি অব রেফারেন্স
প্রোগ্রাম সদ্য ব্যবহৃত ঠিকানা (temporal) আর তার পাশের ঠিকানা (spatial) শিগগির আবার ব্যবহার করার যে স্বভাব দেখায়, তার নাম; এর জোরেই ছোট cache কাজ করে।যেখানে শিখবেন: পর্ব ৪৪পর্ব ৫৯
localparamলোকালপ্যারাম
Verilog-এ module-এর ভেতরের স্থির নামধারী মান, যা বাইরে থেকে বদলানো যায় না; FSM-এর state-এর নাম আর কোড দিতে প্রচলিত।যেখানে শিখবেন: পর্ব ১৭
Lock-outলক-আউট
Counter-এর অব্যবহৃত state-গুলো নিজেদের মধ্যে চক্র বানালে, সেখানে পড়লে আর কখনো মূল sequence-এ না ফেরার অবস্থা।যেখানে শিখবেন: পর্ব ১৬
Lock-up stateলক-আপ স্টেট
এমন unused state বা state-চক্র, যেখানে ঢুকলে অন্তত কিছু input-ধারায় FSM আর বৈধ state-এ ফেরে না; নকশায় recovery-পথ না থাকলে প্রায়ই শুধু reset-ই ভরসা।যেখানে শিখবেন: পর্ব ১৭
Logic familyলজিক ফ্যামিলি
একই প্রযুক্তিতে বানানো gate-এর একটি পরিবার (যেমন TTL, 74HC CMOS), যাদের সরবরাহ ভোল্টেজ, logic level, গতি আর power-এর নিয়ম এক; একই family-র chip সরাসরি একে অপরকে চালাতে পারে।যেখানে শিখবেন: পর্ব ০৮
Logic gateলজিক গেট
এক বা একাধিক বিট নিয়ে একটি Boolean কাজ (AND, OR, NOT, XOR, NAND…) করে এক বিট ফল দেয় এমন ছোট circuit.যেখানে শিখবেন: পর্ব ০১পর্ব ০৭পর্ব ০৮
Logic synthesisলজিক সিনথেসিস
Verilog-এর মতো বর্ণনা থেকে software দিয়ে স্বয়ংক্রিয়ভাবে gate-এর circuit বানানো, সরল করা আর নির্দিষ্ট chip-প্রযুক্তিতে বসানোর কাজ।যেখানে শিখবেন: পর্ব ০৯পর্ব ১০পর্ব ১৪
Logical adjacencyলজিক্যাল অ্যাডজেসেন্সি
দুটি minterm ঠিক একটি চলকে আলাদা হলে তারা পাশাপাশি; তখন XY + XY′ = X সূত্রে দুটি মিলে একটি ছোট term হয়, আর K-map এই পাশাপাশি থাকাকে চোখে দেখায়।যেখানে শিখবেন: পর্ব ০৯
Logical CPU (logical processor)লজিক্যাল সিপিইউ
OS-এর চোখে একটি CPU, যাতে সে একটি thread চালাতে পারে; SMT চালু থাকলে প্রতিটি hardware thread-ই একটি করে logical CPU হিসেবে গোনা হয়।যেখানে শিখবেন: পর্ব ৪৩পর্ব ৬১
Logical shiftলজিক্যাল শিফট
বিট সরানোর পর খালি ঘরে সবসময় 0 বসানো; unsigned সংখ্যার ডান shift এমন, RISC-V-তে srl.যেখানে শিখবেন: পর্ব ০৬পর্ব ১৩পর্ব ১৬
Lookup tableলুকআপ টেবিল
আগে থেকে হিসাব করে রাখা মানের ছোট টেবিল, যেখানে ইনপুটের কয়েকটি বিটকে ঠিকানা ধরে সরাসরি উত্তর পড়া হয়; হিসাবের বদলে খোঁজা।যেখানে শিখবেন: পর্ব ২২
Loop fission (distribution)লুপ ফিশন
অনেক array ছোঁয়া একটি loop-কে কয়েকটি ছোট loop-এ ভাগ করা, যাতে প্রতিটির working set ছোট হয় আর vectorize করা সহজ হয়।যেখানে শিখবেন: পর্ব ৪৮
Loop fusionলুপ ফিউশন
একই ডেটার ওপর পরপর চলা দুটি loop-কে একটিতে মেশানো, যাতে এক loop-এ লেখা ডেটা cache থেকে সরে যাওয়ার আগেই পরের কাজে লাগে।যেখানে শিখবেন: পর্ব ৪৮
Loop guardলুপ গার্ড
Rotated লুপের শুরুতে একবারের শর্ত-যাচাই, যা শর্ত শুরুতেই মিথ্যা হলে পুরো লুপ টপকে যায়।যেখানে শিখবেন: পর্ব ২৯
Loop interchangeলুপ ইন্টারচেঞ্জ
Nested loop-এর ক্রম অদলবদল করা, যাতে ভেতরের loop মেমরিতে পাশাপাশি থাকা উপাদান ধরে হাঁটে আর spatial locality বাড়ে।যেখানে শিখবেন: পর্ব ৪৮পর্ব ৬১
Loop rotationলুপ রোটেশন
while বা for লুপের শর্তকে লুপের নিচে সরিয়ে শুরুতে একটি guard বসানোর compiler-রূপান্তর; প্রতি ঘুরে একটি jump বাঁচে।যেখানে শিখবেন: পর্ব ২৯
Loop tiling (blocking)লুপ টাইলিং
বড় array-কে cache-এ ধরে এমন ছোট টুকরোয় (tile) ভাগ করে প্রতিটি টুকরোর কাজ একসাথে শেষ করা, যাতে টুকরোটি cache-এ থাকতে থাকতেই বারবার ব্যবহার হয়।যেখানে শিখবেন: পর্ব ৪৮পর্ব ৫৫পর্ব ৬১
Loop unrollingলুপ আনরোলিং
লুপের body কয়েকবার পরপর লিখে ঘোরার সংখ্যা কমানো; এতে শর্ত আর counter-এর খরচ ভাগ হয়, আর scheduler বেশি স্বাধীন instruction পায়; দাম বড় কোড আর বেশি register লাগা।যেখানে শিখবেন: পর্ব ২৯পর্ব ৩১পর্ব ৩৬
Loop-carried dependenceলুপ-ক্যারিড ডিপেনডেন্স
এক iteration-এর ফল পরের iteration-এ লাগে এমন নির্ভরতা, যেমন a[i] = a[i − 1] + b[i]; এমন লুপ সরাসরি vectorize করা যায় না।যেখানে শিখবেন: পর্ব ৪২পর্ব ৬১
Loop-invariant code motion (LICM)লুপ-ইনভেরিয়েন্ট কোড মোশন
লুপের ভেতরের যে হিসাব প্রতি ঘুরে একই ফল দেয়, তাকে লুপের আগে একবার করে সরিয়ে আনা; যেমন লুপের ভেতরের a * b.যেখানে শিখবেন: পর্ব ৩১
LPDDRএলপিডিডিআর
Low-Power DDR — ফোন আর ল্যাপটপের জন্য কম শক্তির DRAM, সাধারণত processor-এর পাশে বোর্ডে ঝালাই করা থাকে।যেখানে শিখবেন: পর্ব ৪৯
LR/SC (load-reserved / store-conditional)এল-আর / এস-সি
দুই instruction-এর atomic কৌশল: lr একটি মান পড়ে আর ঠিকানাটি সংরক্ষণ করে; মাঝে অন্য কেউ সেখানে না লিখলে তবেই sc লেখে, নইলে ব্যর্থতা জানায়।যেখানে শিখবেন: পর্ব ৫৩
LRU (least recently used)এল-আর-ইউ
যে block সবচেয়ে আগে শেষবার ব্যবহার হয়েছে তাকে বাদ দেওয়ার নিয়ম; প্রতিটি hit-এ ক্রম হালনাগাদ হয়।যেখানে শিখবেন: পর্ব ৪৪পর্ব ৪৬পর্ব ৫০
LSB (least significant bit)এলএসবি
একটি binary সংখ্যার সবচেয়ে ডানের বিট, যার ওজন সবচেয়ে কম (২⁰ = ১)।যেখানে শিখবেন: পর্ব ০৪পর্ব ০৫
lui (load upper immediate)এলইউআই
RISC-V-র instruction, যা ২০-বিট immediate-কে register-এর ওপরের ২০ বিটে বসায় আর নিচের ১২ বিট শূন্য করে; বড় ধ্রুবক বা পরম ঠিকানা বানাতে।যেখানে শিখবেন: পর্ব ২৮
LUT (lookup table)লুকআপ টেবিল
FPGA-র মৌলিক ব্লক: একটি ছোট মেমরি যার ঠিকানা হলো ইনপুটগুলো আর ভেতরে লেখা থাকে truth table-এর output; তাই k-ইনপুটের LUT যেকোনো k-চলকের ফাংশন হতে পারে।যেখানে শিখবেন: পর্ব ০৮পর্ব ০৯পর্ব ১০

M

M extensionএম এক্সটেনশন
RISC-V-এর integer গুণ-ভাগের ঐচ্ছিক অংশ: mul, mulh, mulhu, mulhsu, div, divu, rem, remu (RV64-এ আরও w-রূপ)।যেখানে শিখবেন: পর্ব ২৬
MAC (multiply-accumulate)ম্যাক
একটি গুণ আর তার ফল একটি চওড়া accumulator-এ যোগ — এক ধাপে; DSP, filter আর AI accelerator-এর dot product-এর মূল একক।যেখানে শিখবেন: পর্ব ২১পর্ব ৫৫
Machine codeমেশিন কোড
CPU সরাসরি চালাতে পারে এমন binary instruction — ISA-র নিয়মে encode করা বিটের সারি।যেখানে শিখবেন: পর্ব ০১পর্ব ২৫পর্ব ২৬
Machine epsilon (ε)মেশিন এপসিলন
১ আর তার পরের floating-point সংখ্যার দূরত্ব — single-এ ২^−২৩, double-এ ২^−৫২; কিছু বই এর অর্ধেককে (unit roundoff) epsilon বলে।যেখানে শিখবেন: পর্ব ২৩
Machine mode (M-mode)মেশিন মোড
RISC-V-এর সবচেয়ে ক্ষমতাবান privilege mode, যা সব chip-এ থাকতেই হয়; firmware এখানে চলে আর ডিফল্টে সব trap এখানে আসে।যেখানে শিখবেন: পর্ব ৩৮
Macro-op fusionম্যাক্রো-অপ ফিউশন
পাশাপাশি দুটি ISA instruction-কে (যেমন তুলনা আর শাখা) decoder-এ জুড়ে একটি ভেতরের কাজে পরিণত করার microarchitecture কৌশল।যেখানে শিখবেন: পর্ব ২৫পর্ব ২৬পর্ব ২৯
Magic number (division by constant)ম্যাজিক নাম্বার
ধ্রুবক d দিয়ে ভাগের বদলে যে বিশেষ গুণক M দিয়ে গুণ করে s বিট ডানে সরালে সব ইনপুটে x / d পাওয়া যায়, যেমন x / 3 = (x × 0xAAAAAAAB) >> 33.যেখানে শিখবেন: পর্ব ২২
Magnitude comparatorম্যাগনিচুড কম্পারেটর
দুটি binary সংখ্যা তুলনা করে A > B, A = B বা A < B জানানোর circuit; MSB থেকে শুরু করে প্রথম অসমান বিট দেখে সিদ্ধান্ত নেয়।যেখানে শিখবেন: পর্ব ১২
Main control unitমেইন কন্ট্রোল ইউনিট
Single-cycle CPU-র প্রথম স্তরের control, যা শুধু instruction-এর opcode দেখে ALUSrc, MemtoReg, RegWrite, MemRead, MemWrite, Branch আর ২-বিটের ALUOp তৈরি করে।যেখানে শিখবেন: পর্ব ৩৩
Main memoryমেইন মেমরি
CPU-র cache-এর পরের স্তর, সাধারণত DRAM দিয়ে তৈরি, যেখানে চলমান প্রোগ্রাম আর তাদের ডেটা থাকে; বিদ্যুৎ গেলে এর তথ্য মুছে যায়।যেখানে শিখবেন: পর্ব ৪৯
Major opcodeমেজর অপকোড
RISC-V instruction-এর বিট ৬..০-এর মান, যা instruction-এর শ্রেণি আর format বলে দেয়, যেমন OP = 0110011 বা LOAD = 0000011.যেখানে শিখবেন: পর্ব ২৭
Majority functionমেজরিটি ফাংশন
বিজোড় সংখ্যক ইনপুটের বেশিরভাগ ১ হলে ১ দেয় এমন function; তিন ইনপুটে AB + AC + BC, যা full adder-এর carry-out.যেখানে শিখবেন: পর্ব ৩৭
MAR (Memory Address Register)এমএআর
মেমরির কোন ঠিকানা পড়া বা লেখা হবে, তা ধরে রাখা register; পাঠ্যবইয়ের CPU মডেলে ব্যবহৃত।যেখানে শিখবেন: পর্ব ০১
Mark schemeমার্ক-স্কিম
একটি প্রশ্নের নম্বর কোন কোন অংশে কতটা করে ভাগ করা — সংজ্ঞা, ছবি, হিসাব, উদাহরণ ইত্যাদি — পরীক্ষক যে তালিকা ধরে নম্বর দেন।যেখানে শিখবেন: পর্ব ৬০
Master–slave flip-flopমাস্টার-স্লেভ ফ্লিপ-ফ্লপ
উল্টো enable-ওয়ালা দুটি latch পরপর জুড়ে বানানো flip-flop: master খোলা থাকে clock-এর এক স্তরে, slave অন্য স্তরে, তাই Q শুধু clock-এর ধারে বদলায়।যেখানে শিখবেন: পর্ব ১৫পর্ব ৬০
Maximal-length sequence (m-sequence)ম্যাক্সিমাল-লেংথ সিকোয়েন্স
n-বিটের LFSR-এর সবচেয়ে দীর্ঘ চক্র, যেখানে all-zero ছাড়া ২ⁿ − ১টি state-এর প্রতিটি ঠিক একবার আসে।যেখানে শিখবেন: পর্ব ১৬
Maxtermম্যাক্সটার্ম
সব চলক একবার করে থাকা একটি OR-পদ, যা truth table-এর ঠিক একটি সারিতে 0 হয়; সারিতে 1-চলক উল্টো লেখা হয়, M_i = (m_i)′.যেখানে শিখবেন: পর্ব ০৭পর্ব ০৯
mcauseএম-কজ
Trap-এর কারণ রাখার CSR: সবচেয়ে উঁচু বিট 1 হলে interrupt, 0 হলে exception, আর বাকি বিটে code — যেমন ২ মানে illegal instruction, ৮ মানে U-mode থেকে ecall, আর interrupt বিট 1 সহ ৭ মানে machine timer interrupt.যেখানে শিখবেন: পর্ব ৩৮
MCQ (multiple choice question)এম-সি-কিউ
বহুনির্বাচনী প্রশ্ন — কয়েকটি অপশনের মধ্য থেকে সঠিকটি বাছতে হয়; সাধারণত চারটি অপশনে একটি সঠিক।যেখানে শিখবেন: পর্ব ৫৯
MDR (Memory Data Register)এমডিআর
মেমরি থেকে আসা বা মেমরিতে যাওয়া ডেটা সাময়িকভাবে ধরে রাখা register; একে MBR-ও বলা হয়।যেখানে শিখবেন: পর্ব ০১পর্ব ৩৪
Mealy machineমিলি মেশিন
যে FSM-এর output বর্তমান state আর বর্তমান input দুটির ওপর নির্ভর করে; একই cycle-এ সাড়া দেয়, আর Moore-এর সমান বা কম state লাগে।যেখানে শিখবেন: পর্ব ১৭পর্ব ১৯পর্ব ৫৯
Meltdownমেল্টডাউন
২০১৮ সালে প্রকাশিত দুর্বলতা, যেখানে অনুমতি-যাচাইয়ের ফল (retire-এ) কার্যকর হওয়ার আগেই অনুমাননির্ভরভাবে চলা instruction kernel-এর ডেটা cache-এ চিহ্ন হিসেবে রেখে যেত; প্রধান প্রতিরক্ষা ছিল operating system-এর KPTI আর নতুন chip-এর hardware সংশোধন।যেখানে শিখবেন: পর্ব ৩৪পর্ব ৪০পর্ব ৪১
Memory access stage (MEM)মেমরি স্টেজ
চতুর্থ ধাপ: load হলে data memory থেকে পড়া, store হলে লেখা; অন্য instruction এই ধাপ শুধু পার হয়ে যায়।যেখানে শিখবেন: পর্ব ৩৫
Memory aliasingমেমরি অ্যালিয়াসিং
দুটি ভিন্ন ঠিকানা-প্রকাশ (যেমন দুটি pointer) আসলে একই মেমরি-ঘর নির্দেশ করতে পারে এমন অবস্থা; নিশ্চিত না হলে compiler load আর store-এর ক্রম বদলায় না।যেখানে শিখবেন: পর্ব ৩৬পর্ব ৩৯পর্ব ৪২
Memory arrayমেমরি অ্যারে
মেমরি chip-এর ভেতরে সারি আর কলামে সাজানো লক্ষ লক্ষ bit cell-এর ছক, যেখানে প্রতিটি সারি একটি word line আর প্রতিটি কলাম একটি bit line দিয়ে যুক্ত।যেখানে শিখবেন: পর্ব ৪৯
Memory channelমেমরি চ্যানেল
Memory controller থেকে DIMM পর্যন্ত একটি স্বাধীন data আর command-এর পথ; বেশি channel মানে একসাথে বেশি ডেটা আনা।যেখানে শিখবেন: পর্ব ৪৯
Memory coalescingমেমরি কোয়ালেসিং
একটি warp-এর thread-দের পাশাপাশি ঠিকানার অনুরোধ মিলিয়ে অল্প কয়েকটি বড় memory transaction-এ পরিবেশন করা।যেখানে শিখবেন: পর্ব ৫৫পর্ব ৫৯
Memory consistency modelমেমরি কনসিসটেন্সি মডেল
ভিন্ন ভিন্ন ঠিকানায় করা load আর store অন্য core-এর চোখে কোন ক্রমে দেখা যেতে পারে, তার নিয়ম; hardware আর software-এর মধ্যে একটি চুক্তি।যেখানে শিখবেন: পর্ব ৫৩পর্ব ৬১
Memory controllerমেমরি কন্ট্রোলার
CPU-র অনুরোধকে DRAM-এর ACTIVATE, READ, WRITE, PRECHARGE আর REFRESH command-এ রূপ দিয়ে সঠিক সময়ে পাঠানোর circuit; আজ সাধারণত CPU chip-এর ভেতরেই।যেখানে শিখবেন: পর্ব ৪৯পর্ব ৫৪
Memory dependence predictionমেমরি ডিপেনডেন্স প্রেডিকশন
অতীত অভিজ্ঞতা থেকে hardware-এর অনুমান — কোন load কোন store-এর ওপর নির্ভর করতে পারে — যাতে বেশিরভাগ load-কে আগেভাগে চালানো যায় আর শুধু সন্দেহজনকগুলোকে অপেক্ষা করানো হয়।যেখানে শিখবেন: পর্ব ৪০
Memory disambiguationমেমরি ডিসঅ্যাম্বিগুয়েশন
একটি load আর তার আগের store একই মেমরি-ঠিকানা ছোঁয় কি না, তা নির্ণয় করা বা অনুমান করা, যাতে load-কে নিরাপদে store-এর আগে চালানো যায়।যেখানে শিখবেন: পর্ব ৪০
Memory fence (fence instruction)মেমরি ফেন্স
যে instruction নিশ্চিত করে, তার আগের নির্দিষ্ট ধরনের মেমরি বা I/O প্রবেশ পরের প্রবেশের আগে অন্যদের কাছে দৃশ্যমান হবে; RISC-V-এ fence, যার আগের ও পরের সেটে I, O, R, W বলা যায়।যেখানে শিখবেন: পর্ব ৫১পর্ব ৫৩পর্ব ৬১
Memory hierarchyমেমরি হায়ারার্কি
ছোট-দ্রুত-দামি থেকে বড়-ধীর-সস্তা পর্যন্ত মেমরির স্তরের সারি (register, cache, DRAM, SSD, HDD), যেখানে প্রতিটি স্তর তার নিচের স্তরের ব্যবহৃত অংশের কপি রাখে।যেখানে শিখবেন: পর্ব ৪৪
Memory interleavingমেমরি ইন্টারলিভিং
পরপর ঠিকানাগুলোকে পালা করে আলাদা bank-এ রাখা, যাতে কয়েকটি bank একসাথে কাজ করে access-এর সময় একে অন্যের সাথে ঢেকে যায়।যেখানে শিখবেন: পর্ব ৪৯
Memory mapমেমরি ম্যাপ
কোন ঠিকানার পরিসর কোন মেমরি chip বা device-এ যায় তার তালিকা বা ছক; address decoding-এর নকশা থেকেই এটি তৈরি হয়।যেখানে শিখবেন: পর্ব ১২
Memory operandমেমরি অপারেন্ড
হিসাবের instruction-এর যে operand register নয়, সরাসরি মেমরির একটি ঠিকানা; CISC-এ প্রচলিত, load–store ISA-তে নিষিদ্ধ।যেখানে শিখবেন: পর্ব ২৫
Memory poolমেমরি পুল
আগে থেকে বরাদ্দ করা সমান মাপের কয়েকটি block-এর ভান্ডার, যেখান থেকে O(1) সময়ে block নেওয়া ও ফেরত দেওয়া যায়; fragmentation নেই আর সময় নিশ্চিত, তাই embedded ও real-time সিস্টেমে malloc-এর বদলে ব্যবহার হয়।যেখানে শিখবেন: পর্ব ৬২
Memory stall cyclesমেমরি স্টল সাইকেল
মেমরির (cache miss-এর) জন্য CPU যত cycle দাঁড়িয়ে থাকে। সরল মডেলে = access সংখ্যা × miss rate × miss penalty, আর CPI = CPI_base + প্রতি instruction-এ stall cycle.যেখানে শিখবেন: পর্ব ৪৭
Memory transactionমেমরি ট্রানজ্যাকশন
মেমরি থেকে একটি নির্দিষ্ট মাপের সারিবদ্ধ খণ্ড (যেমন ১২৮ বা ৩২ byte) একবারে আনা বা পাঠানো।যেখানে শিখবেন: পর্ব ৫৫
Memory wallমেমরি ওয়াল
Processor-এর হিসাবের গতি আর DRAM-এর latency ও bandwidth-এর মধ্যে ক্রমে বাড়তে থাকা ফারাক, যার ফলে processor-কে মেমরির ডেটার জন্য অনেক cycle অপেক্ষা করতে হয়; ১৯৯৫ সালে Wulf আর McKee নামটি দেন।যেখানে শিখবেন: পর্ব ০২পর্ব ৪৩পর্ব ৪৪
Memory-boundমেমরি-বাউন্ড
যে কাজের গতি হিসাবের ক্ষমতা নয়, মেমরি থেকে ডেটা আনার গতি (bandwidth বা latency) ঠিক করে; roofline-এ ridge point-এর বাঁয়ের kernel.যেখানে শিখবেন: পর্ব ৬১
Memory-level parallelism (MLP)মেমরি-লেভেল প্যারালেলিজম
একসাথে একাধিক cache miss উড়ন্ত রাখার ক্ষমতা, যাতে তাদের latency একটির ওপর আরেকটি পড়ে ঢাকা যায়। Non-blocking cache, MSHR আর out-of-order core এটি সম্ভব করে।যেখানে শিখবেন: পর্ব ৪৭পর্ব ৬১
Memory-mapped I/Oমেমরি-ম্যাপড আই/ও
যন্ত্রের নিয়ন্ত্রণ-register-কে মেমরির নির্দিষ্ট ঠিকানায় বসানো, যাতে সাধারণ load-store instruction দিয়েই যন্ত্রের সাথে কথা বলা যায়।যেখানে শিখবেন: পর্ব ০৬পর্ব ১২পর্ব ৩১
Memory–memory architectureমেমরি-মেমরি আর্কিটেকচার
যে ISA-তে একটি instruction-এর সব operand মেমরিতে থাকতে পারে, যেমন VAX-এর ADDL3 A, B, C (মানে C ← A + B; VAX-এ গন্তব্য শেষে); এখন প্রায় বিলুপ্ত।যেখানে শিখবেন: পর্ব ২৫
MemReadমেম-রিড
1 হলে data memory ALU-র দেওয়া ঠিকানা থেকে পড়ে; শুধু load instruction-এ 1.যেখানে শিখবেন: পর্ব ৩২
MemtoRegমেম-টু-রেগ
Register file-এ কী লেখা হবে তা বাছার control signal: 0 হলে ALU-র ফল, 1 হলে data memory থেকে পড়া মান; load-এ 1.যেখানে শিখবেন: পর্ব ৩২
MemWriteমেম-রাইট
1 হলে clock-এর ধারে data memory-র ঠিকানায় write data (rs2-এর মান) লেখা হয়; শুধু store-এ 1.যেখানে শিখবেন: পর্ব ৩২
mepc (machine exception PC)এম-ই-পিসি
M-mode trap-এর ফেরার ঠিকানা রাখার CSR: exception হলে দোষী instruction-এর PC, interrupt হলে যে instruction এখনো চলেনি তার PC; mret এখানেই ফেরে।যেখানে শিখবেন: পর্ব ৩৮
MESI protocolমেসি প্রোটোকল
MSI-এর সাথে Exclusive অবস্থা যোগ করা protocol: অন্য কারও কপি না থাকলে পড়া line E-তে আসে, পরে লিখলে bus ছাড়াই M হয়।যেখানে শিখবেন: পর্ব ৫৩পর্ব ৫৯পর্ব ৬১
MESIF protocolমেসিফ প্রোটোকল
MESI-এর সাথে Forward অবস্থা: কয়েকটি shared কপির মধ্যে একটিকে উত্তরদাতা ঠিক করা হয়, যাতে একটি অনুরোধে একটি cache-ই ডেটা পাঠায়; Intel-এর chip-এর সাথে পরিচিত।যেখানে শিখবেন: পর্ব ৫৩
Message passingমেসেজ পাসিং
যে সমান্তরাল নকশায় প্রতিটি node-এর নিজের আলাদা মেমরি, আর ডেটা যায় স্পষ্ট send-receive বার্তায় network দিয়ে; cluster আর supercomputer-এর প্রধান মডেল।যেখানে শিখবেন: পর্ব ৫৪
Metastabilityমেটাস্টেবিলিটি
Bistable circuit-এর দুই স্থির অবস্থার মাঝখানের অস্থির ভারসাম্য, যেখানে output অনির্দিষ্ট সময় ধরে 0 বা 1 কোনোটিই নয়; setup বা hold ভাঙলে flip-flop এ অবস্থায় পড়তে পারে।যেখানে শিখবেন: পর্ব ১৫পর্ব ১৮পর্ব ১৯
MFLOPSএমফ্লপস
প্রতি সেকেন্ডে কত মিলিয়ন floating-point operation হয়; বৈজ্ঞানিক আর AI-এর কাজের গতি মাপতে ব্যবহৃত হয়।যেখানে শিখবেন: পর্ব ০৩পর্ব ৫৯
Micro-op (µop)মাইক্রো-অপ
CPU-র ভেতরের ছোট, সরল কাজের একক, যাতে decoder একটি ISA instruction-কে ভাঙে; যেমন x86-এর add [mem], reg ভাঙে load, add আর store-এ।যেখানে শিখবেন: পর্ব ২৫পর্ব ২৭পর্ব ২৮
Micro-op cacheমাইক্রো-অপ ক্যাশ
আগে decode করা micro-op জমিয়ে রাখার ছোট cache, যাতে লুপের কোড বারবার decode করতে না হয়; আধুনিক x86 CPU-তে থাকে।যেখানে শিখবেন: পর্ব ২৭পর্ব ৩৯
Micro-PC (µPC)মাইক্রো-পিসি
Control store-এর কোন ঠিকানার microinstruction এখন চলছে তা ধরে রাখা register; প্রোগ্রামের PC-র মতো, তবে microprogram-এর জন্য।যেখানে শিখবেন: পর্ব ৩৪
Microarchitectural stateমাইক্রোআর্কিটেকচারাল স্টেট
নির্দিষ্ট chip-এর ভেতরের অবস্থা, যেমন cache-এর বিষয়বস্তু, predictor-এর টেবিল আর TLB; ISA-তে লেখা থাকে না, শুধু গতিকে প্রভাবিত করে আর ভুল অনুমানের পর সাধারণত ফেরানো হয় না।যেখানে শিখবেন: পর্ব ৪১পর্ব ৬১
Microarchitectureমাইক্রোআর্কিটেকচার
একটি ISA ভেতরে কীভাবে বানানো — pipeline, cache, execution unit, branch predictor; একে computer organization-ও বলা হয়।যেখানে শিখবেন: পর্ব ০১পর্ব ০২পর্ব ০৩
Microcodeমাইক্রোকোড
CPU-র ভেতরের ROM-এ রাখা microinstruction-এর ক্রম, যা একটি machine instruction-কে ছোট ছোট ধাপে চালায়; আধুনিক x86-এ জটিল বা বিরল instruction এভাবে চলে, আর কিছু bug সারাতে microcode update দেওয়া হয়।যেখানে শিখবেন: পর্ব ৩৩পর্ব ৩৪
Microcode updateমাইক্রোকোড আপডেট
প্রসেসর বাজারে আসার পরে BIOS/UEFI বা operating system-এর মাধ্যমে লোড করা microcode-এর সংশোধন, যা কিছু hardware ত্রুটি বা নিরাপত্তা-দুর্বলতা আংশিক ঠিক করে; সাধারণত প্রতিবার চালু হওয়ার সময় আবার লোড করতে হয়।যেখানে শিখবেন: পর্ব ৩৪পর্ব ৪১
Microcontrollerমাইক্রোকন্ট্রোলার
একটি chip-এ ছোট CPU, মেমরি আর I/O একসাথে — যন্ত্রপাতির ভেতরে নির্দিষ্ট কাজ চালানোর কম্পিউটার।যেখানে শিখবেন: পর্ব ০১পর্ব ৫৬পর্ব ৬২
Microinstructionমাইক্রোইনস্ট্রাকশন
Control store-এর একটি শব্দ (word): এক clock cycle-এ কোন control signal চালু থাকবে আর পরের microinstruction কোনটি, তা কয়েকটি field-এ লেখা থাকে।যেখানে শিখবেন: পর্ব ৩৪
Microprocessorমাইক্রোপ্রসেসর
একটিমাত্র chip-এ তৈরি পুরো CPU; বাণিজ্যিক প্রথম উদাহরণ হিসেবে ১৯৭১ সালের Intel 4004 ধরা হয়।যেখানে শিখবেন: পর্ব ০২পর্ব ৫৬
Microprogrammingমাইক্রোপ্রোগ্রামিং
প্রতিটি machine instruction-কে CPU-র ভেতরের ছোট ছোট microinstruction-এর ক্রম (microcode) দিয়ে চালানোর কৌশল; ১৯৫১ সালে Maurice Wilkes প্রস্তাব করেন।যেখানে শিখবেন: পর্ব ০২পর্ব ২৫পর্ব ৩৩
Microsequencerমাইক্রোসিকোয়েন্সার
পরের micro-PC বেছে নেওয়ার circuit: microinstruction-এর sequencing field দেখে µPC + 1, শুরুর ঠিকানা (fetch) বা opcode দিয়ে dispatch ROM থেকে পাওয়া ঠিকানা — এর একটি নেয়।যেখানে শিখবেন: পর্ব ৩৪
MIMD (Multiple Instruction, Multiple Data)এমআইএমডি
অনেকগুলো স্বাধীন প্রসেসর বা core আলাদা প্রোগ্রাম আলাদা ডেটায় চালায়; multicore CPU আর cluster এর উদাহরণ।যেখানে শিখবেন: পর্ব ৪২পর্ব ৫৪
Mintermমিনটার্ম
সব চলক একবার করে থাকা একটি AND-পদ, যা truth table-এর ঠিক একটি সারিতে 1 হয়; সারিতে 0-চলক উল্টো লেখা হয়, সারি i-এর minterm-কে লেখা হয় m_i.যেখানে শিখবেন: পর্ব ০৭পর্ব ০৯পর্ব ১০
MIPS (million instructions per second)মিপস
প্রতি সেকেন্ডে কত মিলিয়ন instruction execute হয়; instruction count বাদ দেয় বলে ভিন্ন ISA বা compiler-এর তুলনায় ভুল রায় দিতে পারে।যেখানে শিখবেন: পর্ব ০৩পর্ব ৫৮পর্ব ৫৯
Misaligned accessমিসঅ্যালাইনড অ্যাক্সেস
N byte-এর মান N-এর গুণিতক নয় এমন ঠিকানা থেকে পড়া বা লেখা; RISC-V-এ chip এটি hardware-এ সামলাতে পারে, অথবা exception তুলে software-এ ধীরে করাতে পারে।যেখানে শিখবেন: পর্ব ২৬পর্ব ৩৮
MISD (Multiple Instruction, Single Data)এমআইএসডি
অনেকগুলো instruction-এর ধারা একই ডেটার ধারার ওপর কাজ করে; বাস্তবে খুব বিরল, তাই শ্রেণিটি মূলত তাত্ত্বিক।যেখানে শিখবেন: পর্ব ৪২পর্ব ৫৪
Miss penaltyমিস পেনাল্টি
Miss হলে পরের স্তর থেকে block এনে cache-এ বসিয়ে CPU-কে দিতে যে বাড়তি সময় লাগে, সাধারণত cycle-এ মাপা হয়।যেখানে শিখবেন: পর্ব ৪৪পর্ব ৪৫পর্ব ৪৭
Miss rateমিস রেট
একটি cache-এ যত access হয়, তার কত অংশ miss হয় — miss-এর সংখ্যা ÷ মোট access. Hit rate = 1 − miss rate.যেখানে শিখবেন: পর্ব ৪৪পর্ব ৪৭
Mixed precisionমিক্সড প্রিসিশন
গুণ ছোট format-এ (FP16, bfloat16, FP8) করে যোগফল বড় format-এ (সাধারণত FP32) জমানোর কৌশল — গতি আর মেমরি বাঁচে, নির্ভুলতা বেশি হারায় না।যেখানে শিখবেন: পর্ব ২৩পর্ব ২৪পর্ব ৫৫
MMU (memory management unit)এমএমইউ
CPU-র যে hardware অংশ প্রতিটি fetch, load আর store-এ virtual ঠিকানাকে physical ঠিকানায় অনুবাদ করে আর অনুমতি যাচাই করে; ভেতরে TLB আর page walker থাকে।যেখানে শিখবেন: পর্ব ৫০পর্ব ৬০
MMXএমএমএক্স
১৯৯৭ সালে Intel-এর আনা x86-এর প্রথম SIMD extension; 64-bit register-এ শুধু integer-এর packed কাজ, register-গুলো x87 floating point register-এর ওপর বসানো ছিল।যেখানে শিখবেন: পর্ব ৪২
Mod-N counterমড-এন কাউন্টার
যে counter 0 থেকে N − 1 পর্যন্ত গুনে আবার 0-তে ফেরে; এতে ন্যূনতম ⌈log₂ N⌉টি flip-flop লাগে আর বাকি state-গুলো অব্যবহৃত থাকে।যেখানে শিখবেন: পর্ব ৫৮
Model answerমডেল উত্তর
একটি প্রশ্নের নমুনা পূর্ণাঙ্গ উত্তর, যা নম্বর-ভাগের প্রতিটি অংশ ঢেকে দেয়; মুখস্থের জন্য নয়, কাঠামো শেখার জন্য।যেখানে শিখবেন: পর্ব ৬০
ModR/M byteমড-আর-এম বাইট
x86 instruction-এর একটি byte (mod, reg, r/m — ২, ৩, ৩ বিট), যা বলে operand register না মেমরি, আর কোন register.যেখানে শিখবেন: পর্ব ২৭
Modular arithmeticমডুলার অ্যারিথমেটিক
একটি নির্দিষ্ট সংখ্যা m দিয়ে ভাগের ভাগশেষ ধরে হিসাব, যেমন ঘড়ির হিসাব mod 12; n বিটের hardware যোগ আসলে mod 2^n হিসাব।যেখানে শিখবেন: পর্ব ০৫
Module (Verilog)মডিউল
Verilog-এ একটি circuit-এর একক: module থেকে endmodule পর্যন্ত, বাইরে port আর ভেতরে তার, assign, always ও অন্য module-এর instance থাকে।যেখানে শিখবেন: পর্ব ১৪
MOESI protocolমোয়েসি প্রোটোকল
MESI-এর সাথে Owned অবস্থা: পরিবর্তিত line মেমরিতে না লিখেই অন্যদের সাথে ভাগ করা যায়, আর owner-ই অনুরোধে ডেটা পাঠায়; AMD-র chip-এর সাথে পরিচিত।যেখানে শিখবেন: পর্ব ৫৩
Mojibakeমোজিবাকে
ভুল encoding দিয়ে লেখা পড়ার ফলে পর্দায় আসা অর্থহীন আবর্জনা-অক্ষর; জাপানি শব্দ।যেখানে শিখবেন: পর্ব ০৬
Moore machineমুর মেশিন
যে FSM-এর output শুধু বর্তমান state-এর ওপর নির্ভর করে; তাই output clock-এর ধারে বদলায় আর input-এর ঝাঁকুনি সরাসরি output-এ যায় না।যেখানে শিখবেন: পর্ব ১৭পর্ব ১৯পর্ব ৩৪
Moore’s lawমুরস ল
Gordon Moore-এর পর্যবেক্ষণ যে একটি chip-এ transistor-এর সংখ্যা প্রায় প্রতি দুই বছরে দ্বিগুণ হয়; এটি প্রকৃতির নিয়ম নয়, শিল্পের প্রবণতা।যেখানে শিখবেন: পর্ব ০১পর্ব ০২
MOSFETমসফেট
Metal-Oxide-Semiconductor Field-Effect Transistor; gate-এর ভোল্টেজ দিয়ে source আর drain-এর মাঝের পথ খোলা-বন্ধ হয়, আর gate অন্তরক দিয়ে আলাদা বলে স্থির অবস্থায় gate দিয়ে প্রায় current যায় না।যেখানে শিখবেন: পর্ব ০৮
MPI (Message Passing Interface)এমপিআই
আলাদা মেমরির node-দের মধ্যে বার্তা পাঠানো, গ্রহণ আর জড়ো করার (যেমন reduce) মানসম্মত library-র নির্দেশিকা; supercomputer-এর প্রোগ্রামের মূল ভিত্তি।যেখানে শিখবেন: পর্ব ৫৪
MPKI (misses per kilo-instruction)এম-পি-কে-আই
প্রতি এক হাজার instruction-এ কতটি cache miss হয়; বিভিন্ন প্রোগ্রাম আর cache-এর তুলনায় miss rate-এর বদলে প্রায়ই ব্যবহৃত মাপ।যেখানে শিখবেন: পর্ব ৬১
mretএম-রেট
M-mode trap থেকে ফেরার instruction: PC ← mepc, MIE ← MPIE, MPIE ← 1, privilege mode ← MPP, তারপর MPP ← সবচেয়ে নিচের সমর্থিত mode.যেখানে শিখবেন: পর্ব ৩৮
MSB (most significant bit)এমএসবি
একটি binary সংখ্যার সবচেয়ে বাঁয়ের বিট, যার ওজন সবচেয়ে বেশি; n বিটের unsigned সংখ্যায় এর ওজন ২ⁿ⁻¹।যেখানে শিখবেন: পর্ব ০৪পর্ব ০৫
mscratchএম-স্ক্র্যাচ
M-mode software-এর নিজের ব্যবহারের CSR, hardware যা ছোঁয় না; handler সাধারণত এখানে নিজের stack-এর ঠিকানা রেখে csrrw দিয়ে sp-এর সাথে অদলবদল করে।যেখানে শিখবেন: পর্ব ৩৮
MSHR (Miss Status Holding Register)এম-এস-এইচ-আর
Non-blocking cache-এ প্রতিটি অসমাপ্ত miss-এর block-ঠিকানা আর কোন load/store তার অপেক্ষায় আছে, তার হিসাব রাখার register. MSHR-এর সংখ্যা ঠিক করে একসাথে কতগুলো miss চলতে পারে।যেখানে শিখবেন: পর্ব ৪৭পর্ব ৬১
MSI (Message Signaled Interrupt)এমএসআই
যে পদ্ধতিতে যন্ত্র আলাদা তার ছাড়াই OS-এর দেওয়া একটি ঠিকানায় একটি ডেটা মান লিখে interrupt দেয়; interrupt controller সেই write ধরে core-এ পৌঁছায়।যেখানে শিখবেন: পর্ব ৫২
MSI protocolএম-এস-আই প্রোটোকল
তিন অবস্থার write-invalidate coherence protocol: Modified (একমাত্র ও পরিবর্তিত কপি), Shared (পড়ার জন্য পরিষ্কার কপি), Invalid (কপি নেই বা বাতিল)।যেখানে শিখবেন: পর্ব ৫৩
MSI-Xএমএসআই-এক্স
MSI-এর বর্ধিত রূপ, যেখানে একটি যন্ত্র সর্বোচ্চ ২০৪৮টি পর্যন্ত interrupt vector নিতে পারে, প্রতিটির আলাদা ঠিকানা আর ডেটা — queue-প্রতি interrupt-এর ভিত্তি।যেখানে শিখবেন: পর্ব ৫২
mstatusএম-স্ট্যাটাস
CPU-র মূল অবস্থার CSR; trap-এর জন্য গুরুত্বপূর্ণ বিট MIE (global interrupt enable), MPIE (trap-এর আগের MIE) আর MPP, যেখানে trap-এর আগের privilege mode লেখা থাকে।যেখানে শিখবেন: পর্ব ৩৮
MT/s (megatransfers per second)মেগাট্রান্সফার প্রতি সেকেন্ড
প্রতি সেকেন্ডে কত মিলিয়ন (১ মিলিয়ন = ১০ লাখ) বার data bus-এ ডেটা পাঠানো হয় তার মাপ; DDR4-3200 মানে ৩২০০ MT/s, যদিও এর I/O clock অর্ধেক — ১৬০০ MHz, কারণ clock-এর দুই ধারেই ডেটা যায়।যেখানে শিখবেন: পর্ব ৪৯
MTBF (mean time between failures)এমটিবিএফ
দুটি ব্যর্থতার মাঝের গড় সময়; synchronizer-এর জন্য MTBF = e^(tr/τ) / (T0 · fclk · fdata).যেখানে শিখবেন: পর্ব ১৮
mtval (machine trap value)এম-টি-ভ্যাল
Trap-এর বাড়তি তথ্যের CSR: misaligned, access বা page fault-এ খারাপ ঠিকানা, illegal instruction-এ (chip চাইলে) instruction-এর বিটগুলো, অন্যথায় সাধারণত 0.যেখানে শিখবেন: পর্ব ৩৮
mtvec (machine trap vector)এম-টি-ভেক
M-mode trap handler-এর ঠিকানা রাখার CSR: উপরের বিটে BASE, নিচের ২ বিটে MODE — 0 হলে সব trap BASE-এ, 1 হলে interrupt BASE + ৪ × cause-এ।যেখানে শিখবেন: পর্ব ৩৮
Multi-cycle datapathমাল্টি-সাইকেল ডেটাপাথ
যে প্রসেসর-নকশায় প্রতিটি instruction কয়েকটি ছোট clock cycle-এ ভাগ হয়ে চলে, আর একই memory ও ALU আলাদা cycle-এ আলাদা কাজে ফিরে ফিরে ব্যবহৃত হয়; ধাপগুলোর মাঝের ফল ধরে রাখে IR, MDR, A, B, ALUOut-এর মতো register.যেখানে শিখবেন: পর্ব ৩৪
Multi-cycle functional unitমাল্টি-সাইকেল ফাংশনাল ইউনিট
যে execution unit একটি কাজ শেষ করতে কয়েক cycle নেয়, যেমন floating-point গুণ বা ভাগ; pipelined না হলে পরের কাজ আগেরটি শেষ হওয়া পর্যন্ত অপেক্ষা করে।যেখানে শিখবেন: পর্ব ৩৬
Multi-level cacheমাল্টি-লেভেল ক্যাশ
কয়েক স্তরের cache-এর সাজানো ব্যবস্থা (L1, L2, L3…), যেখানে ছোট দ্রুত স্তরের miss পরের বড় ধীর স্তরে যায়। এতে L1 ছোট আর দ্রুত রেখেও miss penalty কমানো যায়।যেখানে শিখবেন: পর্ব ৪৭
Multi-level logicমাল্টি-লেভেল লজিক
দুই স্তরের AND-OR-এর বদলে factoring করে বেশি স্তরের circuit বানানো; সাধারণত gate আর তার কম লাগে, কিন্তু signal-কে বেশি স্তর পার হতে হয়।যেখানে শিখবেন: পর্ব ১০
Multi-level page tableমাল্টি-লেভেল পেজ টেবিল
Page table-কে গাছের মতো কয়েক স্তরে ভাগ করা নকশা, যেখানে শুধু ব্যবহৃত অংশের টেবিল থাকে; জায়গা বাঁচে, কিন্তু অনুবাদে প্রতি স্তরে একটি করে পড়া লাগে।যেখানে শিখবেন: পর্ব ৫০পর্ব ৬০
Multi-precision arithmeticমাল্টি-প্রিসিশন অ্যারিথমেটিক
Register-এর চেয়ে চওড়া সংখ্যার হিসাব কয়েকটি limb-এ ভাগ করে করা, যেখানে এক limb-এর carry বা borrow পরের limb-এ যায়; যেমন ৩২-বিট CPU-তে ৬৪-বিট যোগ।যেখানে শিখবেন: পর্ব ২০পর্ব ২১
Multicore processorমাল্টিকোর
একটি chip-এ একাধিক সম্পূর্ণ processor core, যারা একসাথে আলাদা আলাদা কাজ বা একই কাজের আলাদা অংশ চালাতে পারে।যেখানে শিখবেন: পর্ব ০২পর্ব ৩৯পর্ব ৪২
Multiple issueমাল্টিপল ইস্যু
প্রতি clock cycle-এ একাধিক instruction শুরু (issue) করার কৌশল, যাতে CPI ১-এর নিচে নামে; static (VLIW) আর dynamic (superscalar) — দুই রকম।যেখানে শিখবেন: পর্ব ৩৯
Multiple-output minimizationমাল্টিপল-আউটপুট মিনিমাইজেশন
একই input-এর কয়েকটি output একসাথে সরল করা, যাতে একটি product term (একটি AND gate) একাধিক output-এ ভাগ করে ব্যবহার করা যায়।যেখানে শিখবেন: পর্ব ১০
Multiplexer (MUX)মাল্টিপ্লেক্সার
কয়েকটি ইনপুটের মধ্যে select সংকেত অনুযায়ী একটিকে আউটপুটে পাঠায় এমন combinational circuit.যেখানে শিখবেন: পর্ব ১১পর্ব ১২পর্ব ১৩
Multiplicandমাল্টিপ্লিক্যান্ড
গুণে যে সংখ্যাকে গুণ করা হয়; binary গুণে প্রতিটি partial product হয় এটি নিজে অথবা শূন্য।যেখানে শিখবেন: পর্ব ২১
Multiplierমাল্টিপ্লায়ার
গুণে যে সংখ্যা দিয়ে গুণ করা হয় (তার বিটগুলো ঠিক করে কোন partial product লাগবে); আবার গুণ করার hardware circuit-কেও multiplier বলে।যেখানে শিখবেন: পর্ব ২১
Mux treeমাক্স ট্রি
ছোট multiplexer-গুলোকে কয়েক স্তরে জুড়ে বানানো বড় multiplexer; নিচের স্তরে কম গুরুত্বের select বিট, ওপরের স্তরে বেশি গুরুত্বের বিট যায়।যেখানে শিখবেন: পর্ব ১২
MXCSRএমএক্সসিএসআর
x86-এর SSE/AVX floating point-এর control ও status register — rounding mode, exception mask আর ছয়টি sticky flag এখানে থাকে।যেখানে শিখবেন: পর্ব ২৪

N

Name dependenceনেম ডিপেনডেন্স
দুটি instruction একই register বা ঠিকানার নাম ব্যবহার করে কিন্তু কোনো মান আদান-প্রদান হয় না — WAR (anti) আর WAW (output); আলাদা নাম দিলেই এটি মুছে যায়।যেখানে শিখবেন: পর্ব ৩৯পর্ব ৪০পর্ব ৬০
NaN (Not a Number)ন্যান
০/০ বা ∞ − ∞-এর মতো অর্থহীন হিসাবের ফল; exponent-এর সব বিট 1 আর fraction অশূন্য, আর এটি নিজের সমানও নয়।যেখানে শিখবেন: পর্ব ২৩পর্ব ২৪পর্ব ৬০
NANDন্যান্ড
AND-এর ফল উল্টানো কাজ, (AB)′; কেবল সব ইনপুট 1 হলে 0, আর এটি একাই সব Boolean function বানাতে পারে।যেখানে শিখবেন: পর্ব ০৭পর্ব ০৯পর্ব ১৫
NAND flashন্যান্ড ফ্ল্যাশ
Cell-গুলো সারি বেঁধে একটির পর আরেকটি যুক্ত flash — খুব ঘন আর সস্তা, page ধরে পড়া-লেখা আর block ধরে মোছা হয়; SSD আর ফোনের storage-এ।যেখানে শিখবেন: পর্ব ৪৯
NAPIন্যাপি
Linux network stack-এর একটি পদ্ধতি, যেখানে প্রথম packet-এ interrupt আসে, তারপর interrupt বন্ধ রেখে একটি বাজেট পর্যন্ত polling চলে, আর ring খালি হলে interrupt আবার চালু হয়।যেখানে শিখবেন: পর্ব ৫২
Negative flag (N)নেগেটিভ ফ্ল্যাগ
ফলের MSB-র কপি; two's complement অর্থে ফল ঋণাত্মক হলে ১ হয়। x86-এ একে বলে sign flag বা SF.যেখানে শিখবেন: পর্ব ১৩
Negative markingনেগেটিভ মার্কিং
ভুল উত্তরের জন্য নম্বর কেটে নেওয়ার নিয়ম, যেমন প্রতি ভুলে ০.২৫ — কত কাটে তা পরীক্ষাভেদে আলাদা।যেখানে শিখবেন: পর্ব ৫৯
NEON (Arm Advanced SIMD)নিয়ন
ARM প্রসেসরের নির্দিষ্ট 128-bit চওড়া SIMD extension; প্রায় সব আধুনিক ফোন আর ARM কম্পিউটারে থাকে।যেখানে শিখবেন: পর্ব ৪২
Nested interruptনেস্টেড ইন্টারাপ্ট
একটি interrupt handler চলার মাঝেই বেশি জরুরি আরেকটি interrupt নেওয়া; এর জন্য ফেরার ঠিকানা আর অবস্থা আগে সেভ করে interrupt আবার চালু করতে হয়।যেখানে শিখবেন: পর্ব ৩৮
Nested paging (EPT/NPT)নেস্টেড পেজিং
Virtualization-এর hardware সহায়তা, যেখানে MMU অতিথির page table আর hypervisor-এর page table দুটিই walk করে; TLB miss-এ ৪ × ৪ স্তরে সবচেয়ে খারাপ ক্ষেত্রে ২৪টি PTE পড়া লাগে।যেখানে শিখবেন: পর্ব ৫০
Netlistনেটলিস্ট
একটি circuit-এর লিখিত বিবরণ: কোন কোন gate বা cell আছে, আর কোন তার (net) কার output থেকে কার input-এ গেছে; simulator আর chip নকশার tool এটি পড়ে।যেখানে শিখবেন: পর্ব ০৮পর্ব ১৪পর্ব ১৮
Network byte orderনেটওয়ার্ক বাইট অর্ডার
TCP/IP header-এ সংখ্যা লেখার চুক্তি — big-endian; htons, htonl ইত্যাদি ফাংশন মেশিনের ক্রম থেকে এতে রূপান্তর করে।যেখানে শিখবেন: পর্ব ০৬পর্ব ৬২
Network diameterডায়ামিটার
Network-এর সবচেয়ে দূরের দুটি node-এর মধ্যে ন্যূনতম hop-সংখ্যা; সবচেয়ে খারাপ ক্ষেত্রের latency-র মাপ।যেখানে শিখবেন: পর্ব ৫৪পর্ব ৫৮
Network-on-chip (NoC)নেটওয়ার্ক-অন-চিপ
একটি chip-এর ভেতরে core, cache-এর টুকরা আর memory controller-কে ছোট router আর link দিয়ে জোড়ার ব্যবস্থা, যেমন ring বা mesh.যেখানে শিখবেন: পর্ব ৫৪
Newton–Raphson methodনিউটন-র‍্যাফসন মেথড
একটি ফাংশনের শূন্য খোঁজার পুনরাবৃত্তিমূলক পদ্ধতি; 1/d-এর জন্য সূত্র x ← x(2 − dx), যাতে শুধু গুণ আর বিয়োগ লাগে।যেখানে শিখবেন: পর্ব ২২
Next state (Q⁺)নেক্সট স্টেট
পরের clock edge-এর পর, বা input-এর সাড়া স্থির হওয়ার পর স্মৃতি-উপাদানের যে মান হবে; Q⁺ বা Q(t+1) লেখা হয়।যেখানে শিখবেন: পর্ব ১৫
Next-state logicনেক্সট-স্টেট লজিক
বর্তমান state আর input থেকে পরের state হিসাব করা combinational circuit, যার output state register-এর D ইনপুটে যায়।যেখানে শিখবেন: পর্ব ১৭পর্ব ৩৪
Nibbleনিবল
৪টি বিটের একটি দল, অর্থাৎ আধা byte; একটি hex অঙ্ক বা একটি BCD অঙ্ক ঠিক একটি nibble-এ আঁটে।যেখানে শিখবেন: পর্ব ০৪পর্ব ০৬
NINE (non-inclusive non-exclusive)নাইন
যে cache ব্যবস্থায় inclusion বা exclusion কোনোটিই জোর করা হয় না — ভেতরের block বাইরের স্তরে থাকতেও পারে, না-ও পারে।যেখানে শিখবেন: পর্ব ৪৭
No-write-allocateনো-রাইট-অ্যালোকেট
Write miss-এ block cache-এ না এনে store সরাসরি নিচের স্তরে লেখার নীতি (write-around নামেও পরিচিত)। সাধারণত write-through-এর সাথে জুটি বাঁধে।যেখানে শিখবেন: পর্ব ৪৭পর্ব ৫৯পর্ব ৬১
Noise marginনয়েজ মার্জিন
একটি gate যে ভোল্টেজ দেয় আর পরের gate যে ভোল্টেজকে নিশ্চিতভাবে 0 বা 1 ধরে — এ দুটির মাঝের নিরাপদ ছাড়; এর চেয়ে কম কাঁপুনিতে লজিকের মান বদলায় না।যেখানে শিখবেন: পর্ব ০৪পর্ব ০৮
Non-associativityনন-অ্যাসোসিয়েটিভিটি
Floating point-এ (a + b) + c আর a + (b + c) সমান না হওয়া, কারণ প্রতিটি ধাপের পরে round হয়; তাই হিসাবের ক্রম ফল বদলাতে পারে।যেখানে শিখবেন: পর্ব ২৪পর্ব ৪২
Non-blocking assignmentনন-ব্লকিং অ্যাসাইনমেন্ট
Procedural block-এ <= দিয়ে মান দেওয়া, যেখানে সব ডান পাশ আগে পড়া হয় আর বাঁ পাশে একসাথে পরে বসে; clock-চালিত block-এর জন্য প্রচলিত।যেখানে শিখবেন: পর্ব ১৪পর্ব ১৫পর্ব ১৬
Non-blocking cacheনন-ব্লকিং ক্যাশ
যে cache একটি miss চলাকালীন অন্য hit, এমনকি আরও miss সামলাতে পারে (lockup-free cache নামেও পরিচিত)। অসমাপ্ত miss-এর হিসাব থাকে MSHR-এ।যেখানে শিখবেন: পর্ব ৪৭
Non-restoring divisionনন-রিস্টোরিং ডিভিশন
ভাগের যে পদ্ধতিতে ঋণাত্মক আংশিক ভাগশেষ ফিরিয়ে আনা হয় না, বরং পরের ধাপে ভাজক যোগ করা হয়; প্রতি ধাপে ঠিক একটি যোগ বা বিয়োগ, শেষে দরকার হলে একটি সংশোধন।যেখানে শিখবেন: পর্ব ২২পর্ব ৫৮
Non-volatile memoryনন-ভোলাটাইল মেমরি
যে মেমরি বিদ্যুৎ ছাড়াও ডেটা ধরে রাখে, যেমন flash, HDD আর ROM.যেখানে শিখবেন: পর্ব ৪৪পর্ব ৪৯
Nonarchitectural registerনন-আর্কিটেকচারাল রেজিস্টার
প্রসেসরের ভেতরের এমন register যা ISA-তে নেই, তাই প্রোগ্রামার সরাসরি দেখতে বা লিখতে পারেন না; যেমন multi-cycle নকশার IR, MDR, A, B আর ALUOut, যারা এক cycle-এর ফল পরের cycle পর্যন্ত ধরে রাখে।যেখানে শিখবেন: পর্ব ৩৪
NOP (no operation)নো-অপ
যে instruction কোনো অবস্থা বদলায় না; RISC-V-এ এটি addi x0, x0, 0 দিয়ে লেখা হয়।যেখানে শিখবেন: পর্ব ৩৬পর্ব ৩৭পর্ব ৩৯
NORনর
OR-এর ফল উল্টানো কাজ, (A + B)′; কেবল সব ইনপুট 0 হলে 1, আর এটিও একাই সব Boolean function বানাতে পারে।যেখানে শিখবেন: পর্ব ০৭পর্ব ০৯পর্ব ১৫
NOR flashনর ফ্ল্যাশ
প্রতিটি cell সরাসরি bit line-এ যুক্ত flash, যেখানে যেকোনো byte দ্রুত পড়া যায়; firmware রাখা আর সেখান থেকে সরাসরি চালানোর জন্য উপযোগী।যেখানে শিখবেন: পর্ব ৪৯
Normalizationনরমালাইজেশন
হিসাবের পরে significand-কে আবার 1.xxx রূপে আনা — ডানে বা বাঁয়ে shift করে আর সেই অনুযায়ী exponent বাড়িয়ে বা কমিয়ে।যেখানে শিখবেন: পর্ব ২৪
Normalized numberনরমালাইজড নাম্বার
বিন্দুর বাঁয়ে ঠিক একটি অশূন্য অঙ্ক রেখে লেখা floating-point সংখ্যা; binary-তে সেই অঙ্ক সবসময় 1, অর্থাৎ সংখ্যাটি 1.f × 2^e আকারে লেখা হয়।যেখানে শিখবেন: পর্ব ২৩
NP-hardএনপি-হার্ড
যে সমস্যা NP-এর যেকোনো সমস্যার মতোই অন্তত কঠিন; এখন পর্যন্ত জানা কোনো polynomial-সময়ের নিখুঁত অ্যালগরিদম নেই।যেখানে শিখবেন: পর্ব ১০
NPU (Neural Processing Unit)এনপিইউ
Neural network-এর হিসাব, বিশেষত matrix গুণ, কম শক্তিতে দ্রুত করার জন্য বিশেষায়িত hardware.যেখানে শিখবেন: পর্ব ০১পর্ব ৫৫পর্ব ৫৬
NRU (not recently used)এন-আর-ইউ
প্রতিটি way-এ একটি ব্যবহৃত বিট রেখে যার বিট ০ তাকে বাদ দেওয়ার নিয়ম; সব বিট ১ হলে মুছে আবার শুরু — clock algorithm-এর আত্মীয়।যেখানে শিখবেন: পর্ব ৪৬
NUMA (Non-Uniform Memory Access)নুমা
যে shared memory নকশায় মেমরি কয়েকটি node-এ ভাগ করা; নিজের node-এর মেমরি দ্রুত, অন্য node-এর মেমরি interconnect পেরিয়ে ধীর, তবু address space একটিই।যেখানে শিখবেন: পর্ব ৫৪পর্ব ৬০
NVMeএনভিএমই
PCIe-র ওপর চলা flash storage-এর protocol, যেখানে মেমরিতে বহু submission ও completion queue থাকে আর doorbell register-এ লিখে কাজ জমা দেওয়া হয়।যেখানে শিখবেন: পর্ব ৫১

O

objdumpঅবজডাম্প
GNU binutils-এর টুল, যা object file বা executable-এর machine code-কে আবার assembly-তে দেখায় (disassemble), সাথে ঠিকানা, বাইট আর relocation.যেখানে শিখবেন: পর্ব ৩১
Object file (.o)অবজেক্ট ফাইল
একটি source ফাইল থেকে তৈরি machine code, তার symbol table আর relocation-এর তালিকা; এখনো চালানো যায় না, linker-এর জন্য অপেক্ষা করে।যেখানে শিখবেন: পর্ব ৩১
Occupancyঅকুপেন্সি
একটি SM-এ একসাথে জীবিত warp-এর সংখ্যা আর সর্বোচ্চ সম্ভব warp-এর অনুপাত; register, shared memory আর thread-সীমা একে সীমিত করে।যেখানে শিখবেন: পর্ব ৫৫
Octal (base 8)অক্টাল
ভিত্তি ৮-এর সংখ্যা পদ্ধতি, অঙ্ক 0 থেকে 7; প্রতিটি অঙ্ক ঠিক ৩টি বিটের সমান, তাই binary-র সংক্ষিপ্ত রূপ হিসেবে ব্যবহৃত হয় — যেমন Unix-এর chmod 755-এ।যেখানে শিখবেন: পর্ব ০৪
On-chip interconnect (ring, mesh)অন-চিপ ইন্টারকানেক্ট
Chip-এর ভেতরে core, cache-এর slice আর memory controller-কে জোড়া দেওয়ার পথ; বৃত্তাকার ring বা গ্রিডের মতো mesh এর পরিচিত রূপ।যেখানে শিখবেন: পর্ব ৫৩
One's complementওয়ান্স কমপ্লিমেন্ট
ঋণাত্মক সংখ্যা বানাতে ধনাত্মক রূপের প্রতিটি বিট উল্টে দেওয়ার পদ্ধতি; এতেও দুটি শূন্য থাকে আর যোগে end-around carry লাগে।যেখানে শিখবেন: পর্ব ০৫
One-hotওয়ান-হট
এমন বিট-নকশা যেখানে একবারে ঠিক একটি বিট 1 আর বাকি সব 0; decoder-এর output আর অনেক state machine-এর অবস্থা এভাবে রাখা হয়।যেখানে শিখবেন: পর্ব ১২পর্ব ১৬পর্ব ১৭
Opcodeঅপকোড
Instruction-এর যে অংশ বলে কোন ধরনের কাজ করতে হবে; RISC-V-এ instruction-এর সবচেয়ে নিচের (ডানের) ৭ বিট।যেখানে শিখবেন: পর্ব ০১পর্ব ২৫পর্ব ২৭
Opcode spaceঅপকোড স্পেস
একটি ISA-র encoding-এ সম্ভাব্য সব opcode-মানের ভাণ্ডার; ভবিষ্যতের extension-এর জন্য এর কিছু অংশ খালি রাখা হয়।যেখানে শিখবেন: পর্ব ২৭
Open ISAওপেন আই-এস-এ
যে ISA-র নির্দেশিকা উন্মুক্ত আর যা মেনে chip বানাতে কোনো license বা রয়্যালটি লাগে না।যেখানে শিখবেন: পর্ব ০২পর্ব ২৫পর্ব ২৭
Open-drain (open-collector)ওপেন-ড্রেন
যে output-এ শুধু nMOS (TTL-এ শুধু নিচের transistor) থাকে, তাই সে কেবল 0-তে টানতে বা ছেড়ে দিতে পারে; 1 আসে বাইরের pull-up resistor থেকে।যেখানে শিখবেন: পর্ব ০৮পর্ব ৫৬পর্ব ৬২
Open-page policyওপেন-পেজ পলিসি
Memory controller-এর নিয়ম, যেখানে পড়ার পরেও সারিটি খোলা রাখা হয়, এই আশায় যে পরের অনুরোধও একই সারিতে আসবে।যেখানে শিখবেন: পর্ব ৪৯
OpenCLওপেনসিএল
Khronos Group-এর খোলা মান, যা দিয়ে বিভিন্ন নির্মাতার GPU, CPU আর অন্য accelerator-এ সমান্তরাল প্রোগ্রাম লেখা যায়।যেখানে শিখবেন: পর্ব ৫৫
OpenMPওপেন-এমপি
C, C++ আর Fortran-এ pragma লিখে লুপ বা কাজ shared memory-র thread-এ ভাগ করার একটি প্রচলিত মান।যেখানে শিখবেন: পর্ব ৫৪
Operandঅপারেন্ড
যে মান বা ঠিকানা নিয়ে একটি instruction কাজ করে, যেমন add x8, x6, x7-এ x6 আর x7 উৎস operand, x8 গন্তব্য।যেখানে শিখবেন: পর্ব ২৫পর্ব ২৮
Operational intensityঅপারেশনাল ইনটেনসিটি
একটি kernel-এর মোট floating point কাজ ÷ DRAM-এর সাথে আনা-নেওয়া মোট byte (FLOP/byte); arithmetic intensity নামেও পরিচিত।যেখানে শিখবেন: পর্ব ৫৪পর্ব ৫৫পর্ব ৬১
Operator precedenceঅপারেটর প্রিসিডেন্স
একটি expression-এ কোন কাজ আগে হিসাব হবে তার নিয়ম; Boolean algebra-য় বন্ধনী, তারপর NOT, তারপর AND, শেষে OR.যেখানে শিখবেন: পর্ব ০৭
Optimization level (-O0, -O1, -O2, -O3, -Os)অপটিমাইজেশন লেভেল
Compiler-কে কতটা optimize করতে বলা হচ্ছে তার flag: -O0 প্রায় কিছুই নয় (debug-এর জন্য), -O2 সাধারণ প্রকাশের মান, -O3 আরও আগ্রাসী, -Os আকার ছোট রাখা।যেখানে শিখবেন: পর্ব ৩১পর্ব ৪৮
Out-of-order executionআউট-অব-অর্ডার এক্সিকিউশন
যে instruction-এর ইনপুট তৈরি, তাকে আগে চালিয়ে দেওয়া — প্রোগ্রামের ক্রম না মেনে — তবে ফল প্রোগ্রামের ক্রমেই চূড়ান্ত করা।যেখানে শিখবেন: পর্ব ৩৫পর্ব ৩৬পর্ব ৩৯
Output logicআউটপুট লজিক
FSM-এর output হিসাব করা combinational circuit — Moore-এ শুধু state থেকে, Mealy-তে state আর input থেকে।যেখানে শিখবেন: পর্ব ১৭
Output-stationary dataflowআউটপুট-স্টেশনারি
Systolic নকশার একটি ধরন, যেখানে প্রতিটি PE ফলের একটি উপাদান নিজের কাছে জমায় আর দুই input matrix PE-গুলোর মধ্য দিয়ে হাঁটে।যেখানে শিখবেন: পর্ব ৫৫
Overflowওভারফ্লো
হিসাবের আসল ফল নির্দিষ্ট বিটের সীমায় না ধরা; তখন যন্ত্র যে বিট রাখে তা আসল উত্তর নয়।যেখানে শিখবেন: পর্ব ০৫পর্ব ১৪পর্ব ২০
Overflow flag (V)ওভারফ্লো ফ্ল্যাগ
Signed (two's complement) ফল সীমার বাইরে গেলে ১ হয় এমন status বিট; V = MSB-তে ঢোকা carry ⊕ MSB থেকে বেরোনো carry.যেখানে শিখবেন: পর্ব ০৫পর্ব ১১পর্ব ১৩
Overflow trapওভারফ্লো ট্র্যাপ
হিসাবে overflow হলে CPU নিজে থেকেই exception তুলে প্রোগ্রাম থামিয়ে operating system-এর handler-এ চলে যাওয়ার ব্যবস্থা; MIPS-এর add আর addi এমন করে, addu করে না, আর RISC-V-তে এমন trap নেই।যেখানে শিখবেন: পর্ব ২০পর্ব ৩৮
Overlapping detectionওভারল্যাপিং ডিটেকশন
Sequence detector-এর যে নিয়মে একটি মিলের শেষ বিটগুলো পরের মিলের শুরু হিসেবেও গোনা যায়; non-overlapping নিয়মে মিলের পর একেবারে নতুন করে শুরু হয়।যেখানে শিখবেন: পর্ব ১৭

P

P-stateপি-স্টেট
Processor-এর অনুমোদিত voltage আর frequency-র একটি জোড়া; P0 সবচেয়ে দ্রুত, বড় সংখ্যা মানে ধীর আর কম power-এর অবস্থা।যেখানে শিখবেন: পর্ব ৫৬
Packed dataপ্যাকড ডেটা
একটি চওড়া register-এ পাশাপাশি গুঁজে রাখা কয়েকটি ছোট মান, যেমন 128 bit-এ ১৬টি 8-bit pixel; packed instruction সবগুলোর ওপর একসাথে কাজ করে।যেখানে শিখবেন: পর্ব ৪২
Paddingপ্যাডিং
ডেটার মাঝে বা শেষে বসানো ফাঁকা byte — struct-এ compiler বসায় যাতে member আর array-র উপাদান aligned থাকে, আর প্রোগ্রামার array-র row বা counter-এর মাঝে বসান conflict miss বা false sharing এড়াতে।যেখানে শিখবেন: পর্ব ০৬পর্ব ৩১পর্ব ৪৮
Pageপেজ
virtual memory-তে মেমরি আর storage-এর মধ্যে আনা-নেওয়া ও ঠিকানা-অনুবাদের একক, সাধারণত ৪ KiB; OS আর hardware মিলে সামলায়।যেখানে শিখবেন: পর্ব ৪৪পর্ব ৫০
Page faultপেজ ফল্ট
যে virtual ঠিকানার page মেমরিতে নেই বা যার অনুমতি নেই, সেখানে fetch, load বা store করতে গেলে ওঠা exception; OS সাধারণত page এনে একই instruction আবার চালায়।যেখানে শিখবেন: পর্ব ৩৮পর্ব ৪১পর্ব ৫০
Page offsetপেজ অফসেট
ঠিকানার নিচের যে বিটগুলো page-এর ভেতরে byte-এর অবস্থান বলে (৪ KiB page-এ ১২ বিট); অনুবাদে এটি বদলায় না।যেখানে শিখবেন: পর্ব ৫০
Page tableপেজ টেবিল
Virtual ঠিকানাকে physical ঠিকানায় অনুবাদের টেবিল, যার প্রতিটি ঘরে অনুমতির বিট (পড়া, লেখা, শুধু supervisor) থাকে।যেখানে শিখবেন: পর্ব ৪১পর্ব ৫০পর্ব ৫২
Page table entry (PTE)পেজ টেবিল এন্ট্রি
Page table-এর একটি ঘর, যাতে পরের স্তরের টেবিলের বা আসল page-এর PPN আর valid, অনুমতি, accessed ও dirty-র মতো flag বিট থাকে।যেখানে শিখবেন: পর্ব ৫০
Page table walkপেজ টেবিল ওয়াক
TLB miss-এ root থেকে শুরু করে প্রতিটি স্তরের PTE পরপর পড়ে leaf পর্যন্ত পৌঁছানো আর অনুবাদ বের করার কাজ; সাধারণত hardware-এর page walker এটি করে।যেখানে শিখবেন: পর্ব ৫০
Page-walk cacheপেজ-ওয়াক ক্যাশ
Page table-এর ওপরের স্তরের PTE রাখার ছোট cache, যাতে TLB miss-এর walk শুরু থেকে না করে নিচের স্তর থেকে করা যায়।যেখানে শিখবেন: পর্ব ৫০
Pairwise summationপেয়ারওয়াইজ সামেশন
তালিকাকে বারবার দুই ভাগ করে binary tree আকারে যোগ করা; ভুল n-এর বদলে log n-এর অনুপাতে বাড়ে আর parallel করাও সহজ।যেখানে শিখবেন: পর্ব ২৪
Parallel efficiencyপ্যারালেল এফিশিয়েন্সি
Speedup ÷ core-এর সংখ্যা; প্রতিটি core গড়ে কতটা কাজে লাগছে, ১ (১০০%) মানে নিখুঁত।যেখানে শিখবেন: পর্ব ৫৪
Parallel loadপ্যারালাল লোড
Counter বা register-এ এক clock-এ বাইরের একটি পুরো সংখ্যা একসাথে বসিয়ে দেওয়ার সুবিধা, যাতে সেখান থেকে গোনা শুরু হয়।যেখানে শিখবেন: পর্ব ১৬
Parallel prefix adderপ্যারালেল প্রিফিক্স অ্যাডার
(G, P) জোড়ার associative অপারেটরকে গাছের আকারে প্রয়োগ করে log n স্তরে সব carry বের করে এমন adder পরিবার।যেখানে শিখবেন: পর্ব ১১পর্ব ২১
Parameter (Verilog)প্যারামিটার
Module-এর একটি নামযুক্ত স্থির মান, যেমন বিটের মাপ W; বসানোর সময় বদলানো যায়, কিন্তু synthesis-এর আগেই স্থির হয়ে যায়।যেখানে শিখবেন: পর্ব ১৪
Parity bitপ্যারিটি বিট
ডেটার সাথে জোড়া একটি বাড়তি বিট, যাতে মোট 1-এর সংখ্যা জোড় (বা বিজোড়) থাকে; একটি বিট উল্টে গেলে ধরা পড়ে।যেখানে শিখবেন: পর্ব ০৬পর্ব ১২পর্ব ৪৯
Parity generatorপ্যারিটি জেনারেটর
ডেটা বিটগুলোর XOR করে parity বিট বানানোর circuit, যাতে মোট 1-এর সংখ্যা জোড় (even) বা বিজোড় (odd) হয়; গ্রহণকারী একই XOR দিয়ে parity checker হিসেবে ভুল ধরে।যেখানে শিখবেন: পর্ব ১২
Partial productপার্শিয়াল প্রোডাক্ট
গুণের একটি আংশিক সারি: multiplier-এর একটি বিট বা অঙ্ক দিয়ে multiplicand-কে গুণ করে যথাস্থানে সরানো সংখ্যা; সব সারির যোগফলই গুণফল।যেখানে শিখবেন: পর্ব ২১
Partition refinementপার্টিশন রিফাইনমেন্ট
State minimisation-এর পদ্ধতি: প্রথমে output অনুযায়ী state-গুলোকে দলে ভাগ করা, তারপর যাদের পরের state ভিন্ন দলে যায় তাদের আলাদা করা — যতক্ষণ না আর কোনো দল ভাঙে।যেখানে শিখবেন: পর্ব ১৭
PC-relative addressingপিসি-রিলেটিভ অ্যাড্রেসিং
PC-এর মান থেকে কত দূরে, সেভাবে লক্ষ্য-ঠিকানা বলা; প্রোগ্রাম মেমরির যেখানেই বসুক কাজ করে। RISC-V-এ (auipc, শাখা, jal) ভিত্তি instruction-এর নিজের ঠিকানা; x86-64-এর RIP-relative আর অনেক পাঠ্যবইয়ে ভিত্তি পরের instruction-এর ঠিকানা।যেখানে শিখবেন: পর্ব ২৬পর্ব ২৭পর্ব ২৮
PCI Express (PCIe)পিসিআই এক্সপ্রেস
যন্ত্রগুলোকে point-to-point serial lane দিয়ে যুক্ত করার packet-ভিত্তিক মান, যা software-এর দিক থেকে পুরোনো PCI-র configuration আর BAR-এর নিয়ম রেখেছে।যেখানে শিখবেন: পর্ব ৫১পর্ব ৫৫
PCID (process-context identifier)পি-সি-আইডি
x86-64-এ ASID-এর সমতুল্য ১২ বিটের নম্বর, যা CR3-এর সাথে দেওয়া হয় আর TLB-র ঘর আলাদা রাখে।যেখানে শিখবেন: পর্ব ৫০
PCIe endpointএন্ডপয়েন্ট
PCIe গাছের পাতায় থাকা আসল যন্ত্র — যেমন GPU, NVMe SSD বা network card — যা BAR দিয়ে নিজের register দেখায়।যেখানে শিখবেন: পর্ব ৫১
PCIe laneলেন
দুটি differential জোড়া — একটি পাঠানোর, একটি গ্রহণের; একটি link-এ ১ থেকে ১৬টি (x1 থেকে x16) lane থাকতে পারে।যেখানে শিখবেন: পর্ব ৫১
PCSrcপিসি-সোর্স
PC-র পরের মান বাছার সংকেত: 0 হলে PC + 4, 1 হলে branch target; সরল datapath-এ PCSrc = Branch AND Zero.যেখানে শিখবেন: পর্ব ৩২
Peephole optimizationপিপহোল অপটিমাইজেশন
পাশাপাশি কয়েকটি instruction-এর একটি ছোট জানালা দেখে সমান ফলের ছোট বা দ্রুত বিকল্প বসানো; যেমন li t1, 4 আর mul-এর বদলে একটি slli.যেখানে শিখবেন: পর্ব ৩১
Pentium FDIV bugপেন্টিয়াম এফডিআইভি বাগ
১৯৯৪ সালে ধরা পড়া Intel Pentium-এর floating-point ভাগের ত্রুটি, যার কারণ SRT divider-এর lookup table-এর কয়েকটি ফাঁকা ঘর।যেখানে শিখবেন: পর্ব ২২
Perceptron predictorপারসেপট্রন প্রেডিক্টর
History-র প্রতিটি বিটকে একটি ওজন দিয়ে গুণ করে যোগফলের চিহ্ন দেখে অনুমান করা predictor — একটি সরল নিউরাল নেটওয়ার্ক; Daniel Jiménez ও Calvin Lin-এর ২০০১ সালের প্রস্তাব।যেখানে শিখবেন: পর্ব ৩৭
perf (Linux)পার্ফ
Linux-এর পারফরম্যান্স বিশ্লেষণের টুল, যা hardware counter পড়ে cycle, instruction আর cache miss গোনে; যেমন perf stat আর perf c2c.যেখানে শিখবেন: পর্ব ৪৮পর্ব ৬১
Perfect inductionপারফেক্ট ইনডাকশন
truth table-এর সব সম্ভাব্য সারিতে দুই পাশ মিলিয়ে একটি Boolean সূত্র প্রমাণ করার পদ্ধতি; সব ক্ষেত্র দেখা হয় বলে এটি পূর্ণ প্রমাণ।যেখানে শিখবেন: পর্ব ০৭পর্ব ৬০
Performance per wattপারফরম্যান্স পার ওয়াট
প্রতি watt power-এ কত কাজ হয়, বা প্রতি joule-এ কতগুলো কাজ; দক্ষতার প্রধান মাপকাঠি।যেখানে শিখবেন: পর্ব ০৩পর্ব ৫৫
Performance per wattপারফরম্যান্স পার ওয়াট
প্রতি watt power-এ কতটা গতি পাওয়া যায়; প্রতি সেকেন্ডের কাজকে watt দিয়ে ভাগ করলে প্রতি joule-এ কাজের সংখ্যা পাওয়া যায়।যেখানে শিখবেন: পর্ব ৫৬
Peripheralপেরিফেরাল
Microcontroller-এর ভেতরের timer, ADC, UART-এর মতো ছোট hardware অংশ, যা নিজস্ব register দিয়ে নিয়ন্ত্রিত হয় আর বাইরের দুনিয়ার সাথে যোগ রাখে।যেখানে শিখবেন: পর্ব ৫৬
Persistent memoryপারসিস্টেন্ট মেমরি
DRAM-এর মতো byte ধরে load/store করা যায় অথচ বিদ্যুৎ গেলেও ডেটা থাকে এমন মেমরি; Intel Optane এর পরিচিত উদাহরণ, যা ২০২২ সালে বন্ধের ঘোষণা আসে।যেখানে শিখবেন: পর্ব ৪৪
Petrick's methodপেট্রিকের পদ্ধতি
PI chart-কে একটি Boolean সমীকরণে (প্রতি কলামে একটি OR, সব কলামের AND) লিখে গুণ করে আর absorption খাটিয়ে সব ন্যূনতম cover বের করার নিয়ম।যেখানে শিখবেন: পর্ব ১০
Physical address (PA)ফিজিক্যাল অ্যাড্রেস
RAM বা device যে আসল ঠিকানা বোঝে; অনুবাদের পর cache আর memory controller এটি দিয়েই কাজ করে।যেখানে শিখবেন: পর্ব ৫০পর্ব ৫২
Physical memory attributes (PMA)ফিজিক্যাল মেমরি অ্যাট্রিবিউটস
RISC-V প্ল্যাটফর্মে প্রতিটি physical ঠিকানা-পরিসরের বৈশিষ্ট্য — মেমরি না I/O, cache করা যায় কি না, কোন ক্রমের নিয়ম — যা hardware-এ নির্ধারিত থাকে।যেখানে শিখবেন: পর্ব ৫১
Physical register file (PRF)ফিজিক্যাল রেজিস্টার
Out-of-order core-এর ভেতরের আসল register-এর বড় সারি, যেখানে নিশ্চিত আর অনুমাননির্ভর দুই ধরনের মানই থাকে; renaming প্রতিটি নতুন লেখাকে এর একটি খালি ঘর দেয়।যেখানে শিখবেন: পর্ব ৪০
Pinned pageপিনড পেজ
যে page-কে OS কিছু সময়ের জন্য swap বা স্থানান্তর করবে না বলে আটকে রাখে, যাতে DMA চলার সময় তার physical ঠিকানা না বদলায়।যেখানে শিখবেন: পর্ব ৫২
Pipelineপাইপলাইন
Instruction চালানোর কাজকে কয়েকটি ধাপে (stage) ভাগ করে প্রতিটি ধাপে আলাদা instruction রেখে একসাথে চালানোর ব্যবস্থা; ৫ ধাপের RISC-V pipeline-এ IF, ID, EX, MEM আর WB.যেখানে শিখবেন: পর্ব ৩৭পর্ব ৩৮পর্ব ৬১
Pipeline depthপাইপলাইন ডেপথ
একটি instruction-এর পথে কয়টি ধাপ; বেশি ধাপ মানে প্রতিটি ধাপ ছোট আর clock দ্রুত, কিন্তু overhead আর hazard-এর খরচ বেশি।যেখানে শিখবেন: পর্ব ৩৫
Pipeline diagramপাইপলাইন ডায়াগ্রাম
একটি টেবিল, যার সারিতে instruction আর কলামে clock cycle; প্রতিটি ঘরে লেখা থাকে সেই cycle-এ instruction-টি কোন ধাপে আছে।যেখানে শিখবেন: পর্ব ৩৫পর্ব ৬০
Pipeline fill and drainপাইপলাইন ফিল
শুরুতে pipeline ভরে উঠতে আর শেষে খালি হতে যে বাড়তি k − 1 cycle লাগে, যখন সব ধাপ একসাথে কাজ করে না।যেখানে শিখবেন: পর্ব ৩৫
Pipeline hazardপাইপলাইন হ্যাজার্ড
এমন পরিস্থিতি যখন পরের instruction তার নির্ধারিত cycle-এ নিরাপদে চলতে পারে না; তিন ধরন — structural, data আর control.যেখানে শিখবেন: পর্ব ৩৫পর্ব ৩৬
Pipeline registerপাইপলাইন রেজিস্টার
Pipeline-এর দুটি ধাপের মাঝে বসানো এক সারি flip-flop, যা প্রতি clock-এ এক ধাপের ফল আর নিয়ন্ত্রণ সংকেত পরের ধাপে তুলে দেয়।যেখানে শিখবেন: পর্ব ১৫পর্ব ২১পর্ব ৩৫
Pipeline stageপাইপলাইন স্টেজ
Pipeline-এর একটি ধাপ — instruction-এর কাজের যে অংশটুকু এক clock cycle-এ হয়; দুই ধাপের মাঝে থাকে একটি pipeline register.যেখানে শিখবেন: পর্ব ৩৫
Pipelined cache accessপাইপলাইনড ক্যাশ অ্যাক্সেস
একটি cache hit-কে কয়েকটি cycle-এর ধাপে ভাগ করা, যাতে প্রতি cycle-এ নতুন access শুরু করা যায় আর clock দ্রুত রাখা যায়। দাম হলো load-use latency বাড়া।যেখানে শিখবেন: পর্ব ৪৭
Pipeliningপাইপলাইনিং
একটি instruction-কে কয়েকটি ধাপে ভাগ করে ভিন্ন ভিন্ন instruction-এর ভিন্ন ধাপ একই সময়ে চালানোর কৌশল, assembly line-এর মতো।যেখানে শিখবেন: পর্ব ০১পর্ব ২১পর্ব ২২
PIPO (parallel-in parallel-out)পিআইপিও
যে register-এ সব বিট একসাথে ঢোকে আর একসাথে পড়া যায়; সাধারণ data register এমনই।যেখানে শিখবেন: পর্ব ১৬
PIPT cacheপি-আই-পি-টি
Physically indexed, physically tagged cache: অনুবাদের পর physical ঠিকানা দিয়ে index আর tag দুটিই; নির্ভুল, কিন্তু TLB-র সময় যোগ হয়।যেখানে শিখবেন: পর্ব ৫০
PISO (parallel-in serial-out)পিআইএসও
যে shift register-এ n টি বিট একসাথে load হয়, তারপর প্রতি clock-এ একটি করে বেরোয়; parallel থেকে serial রূপান্তরের জন্য।যেখানে শিখবেন: পর্ব ১৬
PLA (Programmable Logic Array)পি-এল-এ
একটি প্রোগ্রামযোগ্য AND-তল আর একটি প্রোগ্রামযোগ্য OR-তল নিয়ে গড়া chip বা ব্লক; প্রতিটি product term একবার বানিয়ে যেকোনো output-এ জোড়া যায়।যেখানে শিখবেন: পর্ব ১০পর্ব ৩৩পর্ব ৩৪
Place and routeপ্লেস অ্যান্ড রাউট
Netlist-এর প্রতিটি উপাদান chip-এর কোথায় বসবে (placement) আর তাদের মধ্যে তার কোন পথে যাবে (routing) তা ঠিক করার ধাপ।যেখানে শিখবেন: পর্ব ১৪
Platform controller hub (PCH)প্ল্যাটফর্ম কন্ট্রোলার হাব
PC-তে CPU-র পাশের যে chip USB, SATA, অডিওর মতো ধীর I/O সামলায় আর একটি দ্রুত link দিয়ে CPU-র সাথে যুক্ত থাকে।যেখানে শিখবেন: পর্ব ৫১
PLIC (Platform-Level Interrupt Controller)প্লিক
RISC-V-এর external interrupt controller, যা অনেক যন্ত্রের interrupt-কে priority অনুযায়ী core-গুলোতে পাঠায়; নতুন নকশায় AIA (APLIC, IMSIC) এর বিকল্প।যেখানে শিখবেন: পর্ব ৩৮পর্ব ৫২
PLIC claim/completeপ্লিক ক্লেইম/কমপ্লিট
PLIC-এর প্রতিটি context-এর একটি register: পড়লে সবচেয়ে উঁচু priority-র pending উৎসের ID পাওয়া যায় আর তার pending মুছে যায়, আর সেবা শেষে একই ID লিখলে উৎসটি আবার অনুরোধ পাঠাতে পারে।যেখানে শিখবেন: পর্ব ৫২
PLL (phase-locked loop)পিএলএল
যে circuit একটি reference clock-এর সাথে phase মিলিয়ে নিজের output-কে তালাবদ্ধ রাখে আর frequency-কে গুণ বা ভাগ করতে পারে; chip-এর ভেতরে উচ্চ-গতির clock তৈরিতে ব্যবহৃত।যেখানে শিখবেন: পর্ব ১৮
Pointer Authentication (PAC)পয়েন্টার অথেন্টিকেশন
Armv8.3-A থেকে ARM-এর একটি সুবিধা, যা pointer-এর অব্যবহৃত ওপরের বিটে cryptographic স্বাক্ষর বসায় আর ব্যবহারের আগে যাচাই করে; return address রক্ষায় ব্যবহৃত হয়।যেখানে শিখবেন: পর্ব ৩০
Pointer chasingপয়েন্টার চেজিং
একটি load-এর ফল পরের load-এর ঠিকানা — linked list বা tree ধরে এভাবে হাঁটা; প্রতিটি ধাপ আগেরটির অপেক্ষায় থাকে, তাই মেমরির latency সরাসরি জমে।যেখানে শিখবেন: পর্ব ২৮পর্ব ৪২পর্ব ৪৭
Pollingপোলিং
CPU বারবার যন্ত্রের status register পড়ে দেখে যন্ত্র তৈরি কি না; সরল, কিন্তু অপেক্ষার পুরো সময় CPU ব্যস্ত থাকে।যেখানে শিখবেন: পর্ব ৫১পর্ব ৫২পর্ব ৫৮
Popcountপপকাউন্ট
population count — একটি সংখ্যায় কয়টি বিট 1 তা গোনা; x86-এ popcnt, RISC-V Zbb-এ cpop instruction.যেখানে শিখবেন: পর্ব ০৬পর্ব ৬২
Portপোর্ট
একটি module-এর বাইরের সংযোগবিন্দু — input, output বা inout — যার মাধ্যমে অন্য circuit-এর সাথে তার জোড়া হয়।যেখানে শিখবেন: পর্ব ১৪
Port-mapped I/O (isolated I/O)পোর্ট-ম্যাপড আই/ও
যন্ত্রের register-কে মেমরি থেকে আলাদা একটি port ঠিকানা-জগতে রাখা, যেখানে বিশেষ instruction (x86-এর in আর out) দিয়ে প্রবেশ করতে হয়।যেখানে শিখবেন: পর্ব ৫১পর্ব ৫৯
Position-independent code (PIC)পজিশন-ইনডিপেনডেন্ট কোড
যে code-এ কোনো পরম ঠিকানা লেখা থাকে না, শুধু PC থেকে দূরত্ব; তাই মেমরির যেকোনো ঠিকানায় বসালেও না বদলে চলে।যেখানে শিখবেন: পর্ব ২৮
Positional number systemপজিশনাল নাম্বার সিস্টেম
এমন সংখ্যা পদ্ধতি যেখানে একটি অঙ্কের মান নির্ভর করে সে কোন ঘরে বসেছে তার ওপর; ভিত্তি r হলে ঘরের ওজন r-এর ঘাত, আর মান = Σ dᵢ·rⁱ।যেখানে শিখবেন: পর্ব ০৪
POSIX signalপজিক্স সিগন্যাল
Kernel-এর একটি প্রসেসকে পাঠানো asynchronous খবর (যেমন SIGALRM), যা প্রসেসের handler চালায়; hardware interrupt-এর একটি software উপমা।যেখানে শিখবেন: পর্ব ৫২
POSIX threads (pthreads)পি-থ্রেডস
Unix-ধাঁচের সিস্টেমে software thread তৈরি ও নিয়ন্ত্রণের মানসম্মত C লাইব্রেরি, যেমন pthread_create আর pthread_join.যেখানে শিখবেন: পর্ব ৪৩পর্ব ৪৮পর্ব ৫৪
Post-indexed addressingপোস্ট-ইনডেক্সড
ARM-এর রূপ, যেখানে পুরোনো base দিয়ে মেমরিতে যাওয়া হয়, তারপর base register-এ offset যোগ হয়; লেখার ধরন ldr r0, [r1], #4 — offset বন্ধনীর বাইরে।যেখানে শিখবেন: পর্ব ২৮
Posted writeপোস্টেড রাইট
যে লেখার অনুরোধ পাঠানোর পর উত্তরের অপেক্ষা করা হয় না; PCIe-র memory write এমন, তাই MMIO-লেখা MMIO-পড়ার চেয়ে দ্রুত শেষ হয়।যেখানে শিখবেন: পর্ব ৫১
Postulate (axiom)পোস্টুলেট
প্রমাণ ছাড়া মেনে নেওয়া মৌলিক নিয়ম, যার ওপর একটি গাণিতিক ব্যবস্থার বাকি সব সূত্র প্রমাণ করা হয়।যেখানে শিখবেন: পর্ব ০৭
Powerপাওয়ার
প্রতি সেকেন্ডে কত energy খরচ হয়, একক watt; chip কতটা গরম হবে তা এটিই ঠিক করে।যেখানে শিখবেন: পর্ব ০৩পর্ব ০৯
Power densityপাওয়ার ডেনসিটি
Chip-এর প্রতি একক ক্ষেত্রফলে (যেমন প্রতি বর্গমিলিমিটারে) কত power খরচ হয় আর কত তাপ তৈরি হয় তার মাপ।যেখানে শিখবেন: পর্ব ০২
Power gatingপাওয়ার গেটিং
অব্যবহৃত অংশের supply voltage বড় একটি transistor দিয়ে কেটে দেওয়া, যাতে leakage-ও প্রায় শূন্য হয়; অবস্থা হারায় আর জাগতে সময় লাগে।যেখানে শিখবেন: পর্ব ৫৬
Power wallপাওয়ার ওয়াল
যে সীমায় পৌঁছে chip-এর clock বা transistor আরও বাড়ালে তাপ আর বিদ্যুৎ খরচ ঠান্ডা রাখার সামর্থ্য ছাড়িয়ে যায়; ২০০০-এর দশকের মাঝামাঝি থেকে clock প্রায় থেমে যাওয়ার কারণ।যেখানে শিখবেন: পর্ব ০২পর্ব ১৮পর্ব ৩৯
PPN (physical page number)পিপিএন
Physical ঠিকানার offset বাদে ওপরের অংশ, অর্থাৎ RAM-এর কোন frame; PTE আর TLB-র ঘরে এটি রাখা থাকে।যেখানে শিখবেন: পর্ব ৫০
Pre-indexed addressing (writeback)প্রি-ইনডেক্সড
ARM-এর রূপ, যেখানে আগে base + offset দিয়ে ঠিকানা বানিয়ে মেমরিতে যাওয়া হয়, আর সেই নতুন ঠিকানা base register-এ লেখা হয়; লেখার ধরন ldr r0, [r1, #4]! — শেষে বিস্ময়চিহ্ন।যেখানে শিখবেন: পর্ব ২৮
Precise exceptionপ্রিসাইজ এক্সেপশন
এমন exception যেখানে trap-এর সময় দোষী instruction-এর আগের সব instruction সম্পূর্ণ, দোষী আর পরের কোনোটির কোনো ফল লেখা হয়নি, আর ফেরার ঠিকানা ঠিক দোষী instruction-এর।যেখানে শিখবেন: পর্ব ৩৮পর্ব ৫৯পর্ব ৬১
Predicationপ্রেডিকেশন
Instruction-কে একটি শর্তের সাথে জুড়ে দেওয়া, যাতে শর্ত মিথ্যা হলে instruction কোনো ফল না লেখে; পুরোনো ৩২-বিট ARM আর Itanium-এ ব্যাপকভাবে ছিল।যেখানে শিখবেন: পর্ব ২৯পর্ব ৩৯পর্ব ৪২
Predict not-takenপ্রেডিক্ট নট-টেকেন
সবচেয়ে সরল অনুমান: শাখা নেওয়া হবে না ধরে PC + 4 থেকে আনতে থাকা; শাখা নেওয়া হলে আনা instruction flush হয়।যেখানে শিখবেন: পর্ব ৩৭পর্ব ৫৭
Prefetch (DRAM n-bit prefetch)প্রিফেচ
DRAM-এর ভেতরের ধীর array থেকে একবারে কয়েকটি transfer-এর ডেটা চওড়া পথে তুলে এনে বাইরের দ্রুত bus-এ পরপর পাঠানোর কৌশল; DDR4-এ ৮টি, DDR5-এ ১৬টি transfer-এর সমান।যেখানে শিখবেন: পর্ব ৪৯
Premature optimizationপ্রিম্যাচিওর অপটিমাইজেশন
মেপে দেখার আগেই, যেখানে সময় আসলে যায় না সেখানে কোড জটিল করে দ্রুত করার চেষ্টা; Donald Knuth-এর বিখ্যাত সতর্কবাণীর বিষয়।যেখানে শিখবেন: পর্ব ৪৮
Preprocessorপ্রিপ্রসেসর
Compile-এর আগের ধাপ, যা #include করা ফাইল বসায়, macro বদলায় আর #if দিয়ে কোড বাছাই করে; ফল এখনো C কোড, যার ফাইল সাধারণত .i নামে শেষ হয়।যেখানে শিখবেন: পর্ব ৩১
Presence bitsপ্রেজেন্স বিট
Directory-তে প্রতিটি line-এর জন্য প্রতি core-এ একটি bit, যা বলে সেই core-এর cache-এ line-টির কপি আছে কি না।যেখানে শিখবেন: পর্ব ৫৩
Preset / Clearপ্রিসেট / ক্লিয়ার
Flip-flop-এর বাড়তি input, যা Q-কে সরাসরি 1 (preset) বা 0 (clear) করে; সাধারণত active-low আর asynchronous, অর্থাৎ clock-এর অপেক্ষা না করে কাজ করে আর clock-এর ওপর অগ্রাধিকার পায়।যেখানে শিখবেন: পর্ব ১৫
Prime implicantপ্রাইম ইমপ্লিক্যান্ট
এমন implicant যাকে আর বড় করা যায় না — কোনো literal বাদ দিলেই সেটি কোনো 0-কে ঢেকে ফেলে; K-map-এ এমন দল, যাকে আর দ্বিগুণ করা যায় না।যেখানে শিখবেন: পর্ব ০৯পর্ব ১০পর্ব ১৯
Prime implicant chartপ্রাইম ইমপ্লিক্যান্ট চার্ট
সারিতে prime implicant আর কলামে আসল minterm রেখে কে কাকে ঢাকে তা × দিয়ে দেখানো টেবিল; এখান থেকেই essential PI আর ন্যূনতম cover বাছা হয়।যেখানে শিখবেন: পর্ব ১০
Primitive polynomialপ্রিমিটিভ পলিনোমিয়াল
Mod-2 গণিতের এমন polynomial যা ছোট polynomial-এর গুণফলে ভাঙে না এবং যার ক্রম সর্বোচ্চ; LFSR-এর feedback এমন হলে sequence maximal-length হয়।যেখানে শিখবেন: পর্ব ১৬
Priority encoderপ্রায়োরিটি এনকোডার
এমন encoder যা একাধিক input একসাথে চালু থাকলে সবচেয়ে বেশি অগ্রাধিকারের চালু input-এর নম্বর দেয়, সাথে একটি valid (V) output দেয়; interrupt সামলাতে ব্যবহৃত হয়।যেখানে শিখবেন: পর্ব ১২
Private cacheপ্রাইভেট ক্যাশ
একটিমাত্র core-এর নিজস্ব cache, যেমন প্রতিটি core-এর L1 আর সাধারণত L2; অন্য core সরাসরি এতে পড়ে-লেখে না।যেখানে শিখবেন: পর্ব ৫৩
Privilege level (mode)প্রিভিলেজ লেভেল
CPU-র ক্ষমতার স্তর, যা ঠিক করে কোন instruction আর কোন resource ব্যবহার করা যাবে; RISC-V-এ U, S, M mode, x86-এ ring 0–3.যেখানে শিখবেন: পর্ব ২৫পর্ব ৩৮
Procedure (function) callপ্রোসিডিওর কল
প্রোগ্রামের এক অংশ থেকে আরেকটি function-এ নিয়ন্ত্রণ পাঠানো আর কাজ শেষে ঠিক পরের জায়গায় ফিরে আসা; machine-এর স্তরে argument রাখা, লাফ, জায়গা নেওয়া, কাজ, ফল রাখা আর ফেরা — এই ছয় ধাপ।যেখানে শিখবেন: পর্ব ৩০
Process nodeপ্রসেস নোড
Chip তৈরির প্রযুক্তির একটি প্রজন্মের নাম, যেমন “৫ nm”; আজকাল এটি transistor-এর কোনো আসল মাপ বোঝায় না, প্রজন্মের লেবেল মাত্র।যেখানে শিখবেন: পর্ব ০২
Processing element (PE)প্রসেসিং এলিমেন্ট
Systolic array বা accelerator-এর একটি ছোট ঘর, যা সাধারণত একটি গুণ-যোগ করে আর ডেটা প্রতিবেশীকে পাঠায়।যেখানে শিখবেন: পর্ব ৫৫
Processing-in-memory (PIM)প্রসেসিং-ইন-মেমরি
ডেটা CPU পর্যন্ত না এনে মেমরি chip-এর ভেতরে বা পাশে ছোট হিসাব-যন্ত্র বসিয়ে সেখানেই কাজ করানোর ধারণা।যেখানে শিখবেন: পর্ব ৪৯
Product of sums (POS)প্রোডাক্ট অব সামস
কয়েকটি OR-পদের AND, যেমন (A + C)(A′ + B); সব পদ পূর্ণ maxterm হলে canonical POS, লেখা হয় ΠM(…).যেখানে শিখবেন: পর্ব ০৭পর্ব ০৯
Product registerপ্রোডাক্ট রেজিস্টার
Shift-and-add multiplier-এর 2n বিটের register, যার বাঁ অর্ধেকে যোগফল জমে আর ডান অর্ধেকে শুরুতে multiplier থাকে; প্রতি ধাপে এক ঘর ডানে সরে।যেখানে শিখবেন: পর্ব ২১
Product termপ্রোডাক্ট টার্ম
কয়েকটি literal-এর AND, যেমন A′C′D; circuit-এ একটি AND (বা NAND) gate হয়ে বসে।যেখানে শিখবেন: পর্ব ০৯পর্ব ১০পর্ব ৩৩
Profile-guided optimization (PGO)প্রোফাইল-গাইডেড অপটিমাইজেশন
প্রোগ্রাম আগে একবার চালিয়ে কোন শাখা কতবার কোন দিকে যায় তা মেপে নিয়ে, সেই তথ্য দিয়ে আবার compile করা।যেখানে শিখবেন: পর্ব ৩৭
Program counter (PC)প্রোগ্রাম কাউন্টার
যে register পরের (বা এখনকার) instruction-এর মেমরি-ঠিকানা ধরে রাখে; fetch-এর পরে সাধারণত পরের instruction-এ এগিয়ে যায়।যেখানে শিখবেন: পর্ব ০১পর্ব ১৬পর্ব ২৫
Programmed I/O (PIO)প্রোগ্রামড আই/ও
CPU নিজেই load আর store instruction দিয়ে যন্ত্র আর মেমরির মধ্যে প্রতিটি word সরায় এমন পদ্ধতি; ছোট transfer-এ সরল, বড় ডেটায় CPU-র সময় খেয়ে ফেলে।যেখানে শিখবেন: পর্ব ৫২
PROMপি-রম
Programmable ROM — কারখানার পরে ব্যবহারকারী একবারই লিখতে পারে, সাধারণত ছোট fuse পুড়িয়ে।যেখানে শিখবেন: পর্ব ৪৯
Propagation delay (tPD)প্রপাগেশন ডিলে
ইনপুট বদলানোর পর output নতুন মানে স্থির হতে সবচেয়ে বেশি যত সময় লাগতে পারে; circuit-এর tPD তার ধীরতম পথের gate-গুলোর tPD-এর যোগফল।যেখানে শিখবেন: পর্ব ০৮পর্ব ০৯পর্ব ১০
Pseudo-instructionসিউডো-ইনস্ট্রাকশন
Assembler-এর সুবিধার জন্য রাখা নাম, যা আসলে এক বা একাধিক বাস্তব instruction-এ বদলে যায়; যেমন RISC-V-এর mv a0, a1 = addi a0, a1, 0.যেখানে শিখবেন: পর্ব ২৫পর্ব ২৬পর্ব ২৭
Pseudo-LRU (tree PLRU)সিউডো এল-আর-ইউ
n-way set-এ n − 1 বিটের একটি binary tree দিয়ে LRU-র কাছাকাছি victim বাছার সস্তা নিয়ম; প্রতিটি প্রবেশে পথের বিট ছোঁয়া way থেকে উল্টো দিকে ঘোরে।যেখানে শিখবেন: পর্ব ৪৬
Pseudo-random number generator (PRNG)সিউডো-র‍্যান্ডম জেনারেটর
নির্দিষ্ট নিয়মে চলা এমন generator যার output এলোমেলো দেখায় কিন্তু seed জানা থাকলে পুরোটা আবার বানানো যায়; LFSR-ভিত্তিক PRNG নিরাপত্তার কাজের উপযুক্ত নয়।যেখানে শিখবেন: পর্ব ১৬পর্ব ৩৭
Pull-down network (PDN)পুল-ডাউন নেটওয়ার্ক
CMOS gate-এ output আর GND-এর মাঝের nMOS-এর series-parallel জাল; যে ইনপুটে output 0 হওয়ার কথা, তখন এটি খোলে।যেখানে শিখবেন: পর্ব ০৮
Pull-up network (PUN)পুল-আপ নেটওয়ার্ক
CMOS gate-এ VDD আর output-এর মাঝের pMOS-এর series-parallel জাল; যে ইনপুটে output 1 হওয়ার কথা, তখন এটি খোলে।যেখানে শিখবেন: পর্ব ০৮
Pull-up resistorপুল-আপ রেজিস্টর
তারকে VDD-এর সাথে যুক্ত রাখা একটি resistor, যাতে কেউ না টানলে তারের মান 1 থাকে; open-drain bus আর ভাসমান ইনপুট এড়াতে লাগে।যেখানে শিখবেন: পর্ব ০৮পর্ব ৫৬
PWM (pulse-width modulation)পিডব্লিউএম
একটি pin দ্রুত চালু-বন্ধ করে চালু থাকার সময়ের ভগ্নাংশ (duty) দিয়ে গড় voltage নিয়ন্ত্রণ; LED-এর উজ্জ্বলতা বা মোটরের গতি ঠিক করতে লাগে।যেখানে শিখবেন: পর্ব ৫৬

Q

Q format (Q15, Q31)কিউ ফরম্যাট
Fixed-point সংখ্যার নামকরণ: Qm.n-এ m টি integer বিট আর n টি ভগ্নাংশ বিট। এই কোর্সে m-এ চিহ্ন-বিটও ধরা হয় (যেমন Q16.16 মানে ৩২ বিট), কিছু প্রথায় ধরা হয় না; Q15 (= Q1.15) মানে ১৬ বিটের signed সংখ্যা N/2^15, পরিসর −১ থেকে প্রায় +১।যেখানে শিখবেন: পর্ব ২১পর্ব ২৩
Quadratic convergenceকোয়াড্রাটিক কনভারজেন্স
প্রতিটি ধাপে ভুল আগের ভুলের বর্গ হয়ে যাওয়া, ফলে সঠিক অঙ্কের সংখ্যা প্রতি ধাপে মোটামুটি দ্বিগুণ হয়।যেখানে শিখবেন: পর্ব ২২
Quantizationকোয়ান্টাইজেশন
AI model-এর float সংখ্যাকে কম bit-এর integer বা ছোট format-এ রূপান্তর করা, যাতে মেমরি আর হিসাব কম লাগে; নির্ভুলতা কিছুটা কমতে পারে।যেখানে শিখবেন: পর্ব ৫৫
Quantization errorকোয়ান্টাইজেশন এরর
ADC-র সীমিত ধাপের কারণে আসল voltage আর code থেকে ফিরে পাওয়া voltage-এর পার্থক্য; সর্বোচ্চ মোটামুটি এক ধাপ বা গোল করলে অর্ধেক ধাপ।যেখানে শিখবেন: পর্ব ৫৬
Quiet NaNকোয়ায়েট ন্যান
যে NaN কোনো exception না তুলে নীরবে হিসাবের মধ্য দিয়ে ছড়ায়; ২০০৮-এর সুপারিশে fraction-এর সবচেয়ে বড় বিট 1, যেমন 0x7FC00000.যেখানে শিখবেন: পর্ব ২৩
Quine–McCluskey methodকোয়াইন-ম্যাকক্লাস্কি পদ্ধতি
minterm-গুলোকে টেবিলে সাজিয়ে ধাপে ধাপে জোড়া মিলিয়ে সব prime implicant বের করার পদ্ধতিগত (algorithmic) উপায়; K-map-এর মতোই কাজ, কিন্তু যন্ত্রে চালানো যায় আর বেশি চলকে চলে।যেখানে শিখবেন: পর্ব ০৯পর্ব ১০পর্ব ৫৮
Quotient (ভাগফল)কোশেন্ট
ভাজক ভাজ্যের মধ্যে পুরোপুরি কতবার ঢোকে সেই পূর্ণসংখ্যা; 74 ÷ 8-এ ভাগফল 9.যেখানে শিখবেন: পর্ব ২২

R

R-typeআর-টাইপ
দুই register থেকে পড়ে এক register-এ লেখা instruction-এর format (rs1, rs2, rd, funct3, funct7, opcode), যেমন add আর sub.যেখানে শিখবেন: পর্ব ২৭পর্ব ৩২পর্ব ৫৮
Race-around conditionরেস-অ্যারাউন্ড কন্ডিশন
Level-triggered JK-এ J = K = 1 আর clock pulse propagation delay-এর চেয়ে লম্বা হলে এক pulse-এ Q বারবার উল্টায় আর শেষ মান অনিশ্চিত হয়; master–slave বা edge-triggered গঠনে দূর হয়।যেখানে শিখবেন: পর্ব ১৫
Race-throughরেস-থ্রু
পরপর বসানো স্বচ্ছ latch-গুলো একসাথে খোলা থাকায় একটি মান এক clock pulse-এ একাধিক ধাপ পেরিয়ে যাওয়ার সমস্যা; edge-triggered flip-flop এটি বন্ধ করে।যেখানে শিখবেন: পর্ব ১৫
Race-to-idleরেস-টু-আইডল
বেশি গতিতে কাজ দ্রুত শেষ করে chip-কে গভীর কম-power অবস্থায় পাঠানোর কৌশল; সবসময় energy বাঁচায় না।যেখানে শিখবেন: পর্ব ০৩পর্ব ৫৬
Radix (base)র‍্যাডিক্স / বেস
একটি স্থানীয় মানের সংখ্যা পদ্ধতিতে কতগুলো আলাদা অঙ্ক আছে তার সংখ্যা; ভিত্তি r হলে অঙ্ক ০ থেকে r−1, আর প্রতি ঘর বাঁয়ে গেলে ওজন r গুণ বাড়ে।যেখানে শিখবেন: পর্ব ০৪
Radix-4 (modified) Booth recodingরেডিক্স-ফোর বুথ রিকোডিং
পরস্পর-ঢাকা তিনটি বিট দেখে multiplier-কে {−2, −1, 0, +1, +2} অঙ্কে লেখা; partial product-এর সংখ্যা প্রায় অর্ধেক হয়, আর প্রতিটি হয় 0, ±M বা ±2M.যেখানে শিখবেন: পর্ব ২১
Random replacementর‍্যান্ডম রিপ্লেসমেন্ট
একটি pseudo-random generator দিয়ে victim বাছার নিয়ম; কোনো ব্যবহারের ইতিহাস রাখতে হয় না।যেখানে শিখবেন: পর্ব ৪৬
Rankর‍্যাংক
একই chip-select সংকেতে একসাথে কাজ করা কয়েকটি DRAM chip-এর দল, যারা মিলে পুরো bus-প্রস্থ (যেমন ৬৪ bit) ভরায়।যেখানে শিখবেন: পর্ব ৪৯
RAS and CASর‍্যাস আর ক্যাস
Row Address Strobe আর Column Address Strobe — DRAM-কে আগে সারির ঠিকানা আর পরে কলামের ঠিকানা আলাদা ধাপে দেওয়ার পুরোনো সংকেত-নাম; আজকের ACTIVATE আর READ command-এর মূল ধারণা।যেখানে শিখবেন: পর্ব ৪৯
RAW hazard (read after write)র হ্যাজার্ড
Data hazard-এর প্রধান ধরন: একটি instruction যে register লেখে, পরের instruction সেটি লেখা শেষ হওয়ার আগেই পড়তে চায়।যেখানে শিখবেন: পর্ব ৩৫পর্ব ৩৬পর্ব ৩৯
Read portরিড পোর্ট
Register file বা মেমরির এমন একটি পথ যেখান দিয়ে একটি ঠিকানার মান একবারে পড়া যায়; প্রতিটি read port আসলে একটি চওড়া multiplexer হিসেবে কাজ করে।যেখানে শিখবেন: পর্ব ১২পর্ব ৩২পর্ব ৩৬
Read-modify-write (RMW)রিড-মডিফাই-রাইট
একটি মান মেমরি বা register থেকে পড়ে, বদলে, আবার লেখার তিন ধাপের কাজ; মাঝখানে interrupt বা অন্য core একই জায়গায় লিখলে সেই লেখা হারিয়ে যেতে পারে।যেখানে শিখবেন: পর্ব ৬২
Real-time systemরিয়েল-টাইম সিস্টেম
যে system-এ উত্তর ঠিক হওয়ার পাশাপাশি নির্দিষ্ট deadline-এর মধ্যে আসতে হয়; hard real-time-এ দেরি মানে ব্যর্থতা।যেখানে শিখবেন: পর্ব ৫৬
Receive livelockরিসিভ লাইভলক
এত ঘন interrupt আসা যে CPU শুধু handler চালায় আর গৃহীত ডেটা প্রক্রিয়া করার সময় পায় না, ফলে বোঝা বাড়লে কাজের হার উল্টো কমে যায়।যেখানে শিখবেন: পর্ব ৫২
Reconvergence stackরিকনভারজেন্স স্ট্যাক
Divergent শাখায় কোন পথ বাকি, কোন mask-এ চলবে আর কোথায় পথগুলো আবার মিলবে, তা মনে রাখার hardware stack.যেখানে শিখবেন: পর্ব ৫৫
Recursionরিকার্শন
Function-এর নিজেকেই (প্রত্যক্ষ বা পরোক্ষভাবে) ডাকা; machine-এর কাছে এটি সাধারণ call, প্রতিটি call নিজের আলাদা frame পায়।যেখানে শিখবেন: পর্ব ৩০
Reductionরিডাকশন
অনেকগুলো মানকে একটি মানে নামিয়ে আনা হিসাব, যেমন যোগফল, গুণফল বা সর্বোচ্চ মান; SIMD-এ সাধারণত tree আকারে অর্ধেক অর্ধেক করে করা হয়।যেখানে শিখবেন: পর্ব ৪২
Reduction operatorরিডাকশন অপারেটর
একটি vector-এর সব বিটের ওপর একটি gate চালিয়ে এক বিট ফল দেয় এমন Verilog operator, যেমন &a, |a আর ^a.যেখানে শিখবেন: পর্ব ১৪
reg (Verilog)রেগ
Verilog-এর variable type, যা always বা initial block থেকে মান পায়; নাম সত্ত্বেও সবসময় register নয় — hardware কী হবে তা block-এর গঠন ঠিক করে।যেখানে শিখবেন: পর্ব ১৪
Registerরেজিস্টার
একসাথে clock পাওয়া কয়েকটি flip-flop-এর দল, যা কয়েক বিটের একটি মান ধরে রাখে; CPU-র ভেতরের register — খুব দ্রুত, নির্দিষ্ট মাপের (যেমন ৩২ বা ৬৪ বিট) জমার ঘর, যেখানে হিসাবের operand আর ফল থাকে — এরই উদাহরণ।যেখানে শিখবেন: পর্ব ০১পর্ব ০৫পর্ব ০৬
Register addressingরেজিস্টার অ্যাড্রেসিং
যে mode-এ operand একটি register-এ থাকে আর instruction শুধু register-এর নম্বর বলে দেয়; সবচেয়ে দ্রুত mode.যেখানে শিখবেন: পর্ব ২৮
Register alias table (RAT, map table)রেজিস্টার এলিয়াস টেবিল
প্রতিটি architectural register এখন কোন physical register-এ আছে, তার টেবিল; rename ধাপ source পড়তে এটি দেখে আর destination-এর জন্য নতুন physical register বসিয়ে এটি হালনাগাদ করে।যেখানে শিখবেন: পর্ব ৪০
Register allocationরেজিস্টার অ্যালোকেশন
Compiler-এর যে ধাপ ঠিক করে কোন চলক কোন register-এ থাকবে আর কোনগুলো মেমরিতে যাবে; call পেরোনো মান সাধারণত callee-saved register পায়।যেখানে শিখবেন: পর্ব ৩০পর্ব ৩১পর্ব ৩৬
Register fileরেজিস্টার ফাইল
Processor-এর (CPU core বা GPU-র SM-এর) সাধারণ register-গুলোর একসাথে সাজানো ভান্ডার, যেখানে একই cycle-এ কয়েকটি register পড়া আর সাধারণত একটি (বড় superscalar core-এ কয়েকটি) লেখা যায়; পড়া হয় mux দিয়ে, লেখার register বাছা হয় decoder দিয়ে।যেখানে শিখবেন: পর্ব ১২পর্ব ২৫পর্ব ২৭
Register indirect addressingরেজিস্টার ইনডাইরেক্ট অ্যাড্রেসিং
যে mode-এ একটি register-এ operand-এর ঠিকানা থাকে: EA = R; C-র *p এভাবেই কাজ করে।যেখানে শিখবেন: পর্ব ২৮
Register pressureরেজিস্টার প্রেশার
একই সময়ে কতগুলো মান register-এ জীবিত রাখতে হচ্ছে তার চাপ; বেশি unroll বা বেশি accumulator নিলে register ফুরিয়ে যেতে পারে, তখন মান মেমরিতে spill হয়।যেখানে শিখবেন: পর্ব ৩৯
Register renamingরেজিস্টার রিনেমিং
WAR আর WAW dependence মুছতে register-এর নাম বদলানো; hardware প্রোগ্রামের register-কে আরও বেশি physical register-এ বা (Tomasulo-র পদ্ধতিতে) reservation station-এর tag-এ বসায়, আর compiler অব্যবহৃত register বেছে নেয়।যেখানে শিখবেন: পর্ব ৩৬পর্ব ৩৯পর্ব ৪০
Register spillingস্পিলিং
একসাথে বেঁচে থাকা মান register-এর সংখ্যার চেয়ে বেশি হলে কিছু মানকে সাময়িকভাবে stack-এ সরিয়ে রাখা আর পরে আবার পড়া।যেখানে শিখবেন: পর্ব ৩১
Register status (Qi)রেজিস্টার স্ট্যাটাস
Tomasulo-তে প্রতিটি register-এর পাশে রাখা একটি ঘর, যা বলে এই register-এর সবচেয়ে নতুন মান কোন reservation station (বা ROB entry) লিখবে; ফাঁকা হলে register file-এর মানই চূড়ান্ত।যেখানে শিখবেন: পর্ব ৪০
Register–memory architectureরেজিস্টার-মেমরি আর্কিটেকচার
যে ISA-তে অনেক register থাকে আর হিসাবের instruction-এর একটি operand সরাসরি মেমরিতে থাকতে পারে, যেমন x86-এর add eax, [rbx].যেখানে শিখবেন: পর্ব ২৫
Regular expression (regex)রেগুলার এক্সপ্রেশন
লেখার মধ্যে নকশা খোঁজার সংক্ষিপ্ত ভাষা, যেমন ab*c; তত্ত্বে প্রতিটি regular expression-এর সমান একটি DFA আছে।যেখানে শিখবেন: পর্ব ১৭
RegWriteরেগ-রাইট
1 হলে clock-এর ধারে register file-এর rd-তে write data লেখা হয়; store আর branch-এ 0.যেখানে শিখবেন: পর্ব ৩২
Relative toleranceরিলেটিভ টলারেন্স
দুটি float-এর পার্থক্যকে তাদের আকারের অনুপাতে মাপা: |a − b| ≤ ε × max(|a|, |b|); শূন্যের কাছে absolute tolerance-এর সাথে মিলিয়ে ব্যবহার করতে হয়।যেখানে শিখবেন: পর্ব ২৪
Relayরিলে
বিদ্যুৎ-চুম্বক দিয়ে চালানো যান্ত্রিক সুইচ; একটি ছোট প্রবাহ দিয়ে আরেকটি circuit চালু-বন্ধ করে, পুরোনো টেলিফোন এক্সচেঞ্জ আর প্রথম দিকের কম্পিউটারে ব্যবহৃত হতো।যেখানে শিখবেন: পর্ব ০৭
Relocationরিলোকেশন
Program বা library কোন ঠিকানায় বসবে জানার পরে code বা ডেটার ভেতরের ঠিকানাগুলো সেই অনুযায়ী ঠিক করে লেখার কাজ, যা linker বা loader করে।যেখানে শিখবেন: পর্ব ২৮পর্ব ৩১
Remainder (ভাগশেষ)রিমেইন্ডার
ভাগের পর যা বাকি থাকে, যাতে ভাজ্য = ভাজক × ভাগফল + ভাগশেষ হয় আর ভাগশেষের মান ভাজকের চেয়ে ছোট থাকে।যেখানে শিখবেন: পর্ব ২২
Rename checkpointরিনেম চেকপয়েন্ট
একটি branch-এর মুহূর্তে register alias table-এর রাখা একটি কপি, যাতে branch ভুল প্রমাণ হলে map table এক ধাপে আগের অবস্থায় ফেরানো যায়, ROB-এর মাথা পর্যন্ত অপেক্ষা না করে।যেখানে শিখবেন: পর্ব ৪০
Reorder buffer (ROB)রিঅর্ডার বাফার
Out-of-order CPU-র যে সারিতে instruction প্রোগ্রাম-ক্রমে থাকে, যাতে ক্রমের বাইরে চললেও ফল আর exception প্রোগ্রাম-ক্রমেই commit হয়; precise exception-এর মূল কৌশল।যেখানে শিখবেন: পর্ব ৩৮পর্ব ৪০পর্ব ৪১
Repeated divisionরিপিটেড ডিভিশন
দশমিক পূর্ণসংখ্যাকে ভিত্তি r-এ নেওয়ার নিয়ম: ভাগফল ০ না হওয়া পর্যন্ত r দিয়ে ভাগ, আর ভাগশেষগুলো উল্টো ক্রমে পড়া — প্রথম ভাগশেষটি সবচেয়ে ডানের অঙ্ক।যেখানে শিখবেন: পর্ব ০৪
Repeated multiplicationরিপিটেড মাল্টিপ্লিকেশন
দশমিক ভগ্নাংশকে ভিত্তি r-এ নেওয়ার নিয়ম: ভগ্নাংশকে r দিয়ে গুণ করে পূর্ণ অংশটি পরের অঙ্ক হিসেবে নেওয়া, আর বাকি ভগ্নাংশ নিয়ে আবার গুণ; অঙ্কগুলো সোজা ক্রমে পড়া হয়।যেখানে শিখবেন: পর্ব ০৪
Replacement policyরিপ্লেসমেন্ট পলিসি
set ভরা থাকা অবস্থায় miss হলে কোন block বের করে দেওয়া হবে, তা ঠিক করার নিয়ম।যেখানে শিখবেন: পর্ব ৪৬
Required timeরিকোয়ার্ড টাইম
Timing ঠিক রাখতে সংকেতকে যে সময়ের মধ্যে (setup-এর জন্য) বা যে সময়ের পরে (hold-এর জন্য) পৌঁছাতে হবে; যেমন setup-এ Tc − tsetup − tskew.যেখানে শিখবেন: পর্ব ১৮
Reservation station (RS)রিজার্ভেশন স্টেশন
একটি execution unit-এর সামনের অপেক্ষার ঘর, যেখানে issue হওয়া instruction তার operation, operand-এর মান (Vj, Vk) বা যে RS মান দেবে তার নাম (Qj, Qk) নিয়ে বসে থাকে, আর দুটি মান পেলেই execute শুরু করে।যেখানে শিখবেন: পর্ব ৪০পর্ব ৫৮পর্ব ৬০
Resetরিসেট
FSM বা register-কে একটি জানা শুরুর state-এ নিয়ে যাওয়ার সংকেত; চালু হওয়ার পর flip-flop-এর মান এলোমেলো থাকে বলে প্রায় প্রতিটি নকশায় লাগে।যেখানে শিখবেন: পর্ব ১৭
Resolution time constant (τ)রেজোলিউশন টাইম কনস্ট্যান্ট
Metastable flip-flop কত দ্রুত 0 বা 1-এর দিকে সরে যায় তার মাপ; τ যত ছোট, metastability তত দ্রুত কাটে আর MTBF তত বড়।যেখানে শিখবেন: পর্ব ১৮
Restoring divisionরিস্টোরিং ডিভিশন
প্রতি ধাপে আংশিক ভাগশেষ থেকে ভাজক বিয়োগ করে দেখা, ফল ঋণাত্মক হলে ভাজক আবার যোগ করে আগের মান ফিরিয়ে আনা আর ভাগফল-বিট 0 বসানো; নইলে বিট 1.যেখানে শিখবেন: পর্ব ২২পর্ব ৫৮পর্ব ৫৯
restrict (C99)রেস্ট্রিক্ট
C-এর pointer qualifier, যা দিয়ে প্রোগ্রামার প্রতিশ্রুতি দেন যে এই pointer দিয়ে ছোঁয়া মেমরি অন্য কোনো pointer দিয়ে ছোঁয়া হবে না; compiler তখন aliasing-এর ভয় ছাড়া vectorize করতে পারে।যেখানে শিখবেন: পর্ব ৪২
Retire (commit)রিটায়ার
Reorder buffer-এর মাথা থেকে একটি শেষ হওয়া instruction-এর ফল চূড়ান্তভাবে architectural অবস্থায় (register বা মেমরি) বসানো, প্রোগ্রামের ক্রমে, একে একে; এর পরে আর তাকে বাতিল করা যায় না।যেখানে শিখবেন: পর্ব ৪০
Retire (commit) widthরিটায়ার উইডথ
প্রতি cycle-এ সর্বোচ্চ কয়টি instruction প্রোগ্রামের ক্রমে চূড়ান্তভাবে শেষ (commit) হতে পারে; গড় IPC এর চেয়ে বেশি হতে পারে না।যেখানে শিখবেন: পর্ব ৩৯
Retpolineরেটপোলিন
Return trampoline: indirect jump বা call-কে return-ভিত্তিক একটি ক্রমে বদলানোর compiler-কৌশল, যাতে অনুমান একটি নিরীহ লুপে আটকে থাকে আর BTB-র ভুল প্রশিক্ষণ কাজে না লাগে।যেখানে শিখবেন: পর্ব ৪১পর্ব ৬১
Return addressরিটার্ন অ্যাড্রেস
Function শেষ হলে যে instruction-এ ফিরে যেতে হবে তার ঠিকানা; RISC-V-এ jal সাধারণত এটি ra (x1)-এ রাখে আর ret সেখানে ফেরে।যেখানে শিখবেন: পর্ব ২৬পর্ব ২৯পর্ব ৩০
Return address stack (RAS)রিটার্ন অ্যাড্রেস স্ট্যাক
Function call-এর সময় ফেরার ঠিকানা ঠেলে রাখা আর return-এর সময় তুলে নিয়ে গন্তব্য অনুমান করা hardware stack; কয়েকটি থেকে কয়েক ডজন ঘরের হয়।যেখানে শিখবেন: পর্ব ৩৭পর্ব ৪১পর্ব ৬১
Reuse distanceরি-ইউজ ডিসট্যান্স
একটি block দুবার ব্যবহারের মাঝখানে কতগুলো আলাদা block ছোঁয়া হয়েছে তার সংখ্যা; C-block-এর fully associative LRU cache-এ access hit হয় ঠিক তখন, যখন এই দূরত্ব C-এর কম।যেখানে শিখবেন: পর্ব ৪৪
REX prefixরেক্স প্রিফিক্স
x86-64-এর 40 থেকে 4F মানের prefix byte, যা ৬৪-বিট operand আর r8 থেকে r15 register ব্যবহারের তথ্য দেয়।যেখানে শিখবেন: পর্ব ২৭
Ridge pointরিজ পয়েন্ট
Roofline-এ যে operational intensity-তে memory ছাদ আর compute ছাদ মেলে = peak FLOP/s ÷ bandwidth; এর কম intensity-র kernel memory-bound.যেখানে শিখবেন: পর্ব ৫৪
Ring buffer (circular buffer)রিং বাফার
নির্দিষ্ট মাপের একটি array, যার শেষে পৌঁছালে লেখা-পড়া আবার শুরুতে ফিরে আসে; head-এ producer লেখে আর tail থেকে consumer পড়ে। UART-এর interrupt আর মূল লুপের মধ্যে ডেটা আদান-প্রদানে খুব প্রচলিত।যেখানে শিখবেন: পর্ব ৬২
Ring counterরিং কাউন্টার
শেষ flip-flop-এর output সরাসরি প্রথমটিতে ফেরানো shift register, যেখানে একটি 1 ঘুরতে থাকে; n টি flip-flop-এ n টি one-hot state.যেখানে শিখবেন: পর্ব ১৬
Ring networkরিং নেটওয়ার্ক
প্রতিটি node দুই পাশের দুই প্রতিবেশীর সাথে জোড়া একটি বৃত্তাকার network; সস্তা, কিন্তু diameter প্রায় N/2.যেখানে শিখবেন: পর্ব ৫৪
RIP-relative addressingআরআইপি-রিলেটিভ
x86-64-এর PC-relative mode: পরের instruction-এর ঠিকানার সাথে ৩২-বিট displacement যোগ করে ঠিকানা, পরিসর প্রায় ±২ GiB.যেখানে শিখবেন: পর্ব ২৮
Ripple (asynchronous) counterরিপল কাউন্টার
যে counter-এ প্রতিটি flip-flop আগের flip-flop-এর output-কে clock হিসেবে নেয়; সস্তা, কিন্তু delay জমে n·tpd হয় আর মাঝপথে ভুল মান দেখা যায়।যেখানে শিখবেন: পর্ব ১৬
Ripple-carry adderরিপল-ক্যারি অ্যাডার
n টি full adder শিকলের মতো জুড়ে বানানো adder, যেখানে প্রতিটি ঘরের carry-out পরের ঘরের carry-in; সরল কিন্তু delay n-এর সমানুপাতিক।যেখানে শিখবেন: পর্ব ১১পর্ব ১৩পর্ব ১৪
RISCরিস্ক
Reduced Instruction Set Computer — সরল, নির্দিষ্ট দৈর্ঘ্যের instruction আর load/store নিয়মের ISA, যাতে pipeline সহজ হয়; যেমন ARM, MIPS, RISC-V.যেখানে শিখবেন: পর্ব ০২পর্ব ২৫পর্ব ৩৩
RISC-Vরিস্ক-ফাইভ
২০১০ সালে UC Berkeley-তে শুরু হওয়া উন্মুক্ত, লাইসেন্স-ফি মুক্ত RISC ISA; ছোট মূল অংশ (যেমন RV32I) আর ঐচ্ছিক extension নিয়ে গঠিত।যেখানে শিখবেন: পর্ব ০১পর্ব ০২পর্ব ২০
RISC-V Vector extension (RVV, "V")রিস্ক-ফাইভ ভেক্টর
RISC-V-এর vector extension, যার register-এর চওড়া (VLEN) chip ঠিক করে আর প্রোগ্রাম vsetvli দিয়ে প্রতি ধাপে কতগুলো উপাদান চলবে জেনে নেয়; version 1.0 ২০২১ সালের শেষ দিকে অনুমোদিত হয়।যেখানে শিখবেন: পর্ব ৪২
Rising edge (positive edge)রাইজিং এজ
Clock সংকেত 0 থেকে 1-এ ওঠার মুহূর্ত; positive-edge-triggered flip-flop এই মুহূর্তে মান নেয়, Verilog-এ posedge লেখা হয়।যেখানে শিখবেন: পর্ব ১৫পর্ব ১৮পর্ব ৩২
ROM (Read-Only Memory)রম
তৈরির সময় বা একবার লিখে রাখা তথ্য স্থায়ীভাবে ধরে রাখার মেমরি, যা সাধারণ কাজে শুধু পড়া হয়।যেখানে শিখবেন: পর্ব ৪৯
Roofline modelরুফলাইন মডেল
একটি kernel-এর সর্বোচ্চ সম্ভাব্য গতি = min(peak FLOP/s, memory bandwidth × operational intensity) — এই সূত্রের ছবি, যা দেখায় kernel memory-bound না compute-bound.যেখানে শিখবেন: পর্ব ৫৪পর্ব ৫৫পর্ব ৬১
Root complexরুট কমপ্লেক্স
CPU ও মেমরির দিক আর PCIe গাছের মাঝের সেতু, যা CPU-র MMIO প্রবেশকে TLP-তে বদলায় আর যন্ত্রের DMA-কে মেমরিতে পৌঁছায়।যেখানে শিখবেন: পর্ব ৫১
Rotary encoderরোটারি এনকোডার
ঘুরন্ত শ্যাফটের কোণ বা ঘূর্ণন মাপার সেন্সর; absolute encoder-এর চাকতিতে প্রায়ই Gray code ছাপা থাকে, যাতে দুই দাগের সীমানায় পড়লেও ভুল কোণ না আসে।যেখানে শিখবেন: পর্ব ০৪
Rotateরোটেট
বিট সরানোর সময় এক প্রান্ত দিয়ে বেরোনো বিট অন্য প্রান্তে ফিরিয়ে আনা, তাই কোনো বিট হারায় না; x86-এ rol আর ror.যেখানে শিখবেন: পর্ব ১৩
Round bitরাউন্ড বিট
Guard-এর পরের দ্বিতীয় বাড়তি বিট; বাঁয়ে এক ঘর normalise হওয়ার পরে বাদ পড়া অংশ আধা ULP-এর ওপরে না নিচে তা বলে।যেখানে শিখবেন: পর্ব ২৪
Round to nearest, ties to evenরাউন্ড টু নিয়ারেস্ট ইভেন
IEEE 754-এর ডিফল্ট গোল করার নিয়ম — সবচেয়ে কাছের মান নেওয়া, আর ঠিক মাঝখানে পড়লে যে মানের শেষ বিট 0 সেটি নেওয়া; এতে ভুল একদিকে জমে না।যেখানে শিখবেন: পর্ব ২৩পর্ব ২৪পর্ব ৫৮
Rounding modeরাউন্ডিং মোড
বাদ পড়া বিট দেখে ফল ওপরে না নিচে যাবে তার নিয়ম; IEEE 754-এর binary format-এ চারটি: nearest-even, toward zero, toward +∞, toward −∞.যেখানে শিখবেন: পর্ব ২৪
Row and column dominanceডমিন্যান্স
PI chart ছোট করার দুই নিয়ম — যে সারি আরেক সারির সব কলাম ঢাকে আর খরচে বেশি নয়, সে দ্বিতীয়টিকে বাদ দেয়; যে কলামের × অন্য কলামের ×-এর উপসেট, সেটি থাকলে বড় কলামটি বাদ যায়।যেখানে শিখবেন: পর্ব ১০
Row bufferরো বাফার
DRAM bank-এ সদ্য খোলা পুরো সারির কপি ধরে রাখা sense amplifier-এর সারি; একই সারির পরের পড়া এখান থেকেই দ্রুত আসে।যেখানে শিখবেন: পর্ব ৪৯
Row conflictরো কনফ্লিক্ট
যে DRAM অনুরোধ এমন bank-এ যায় যেখানে অন্য একটি সারি খোলা; আগে বন্ধ, তারপর নতুন সারি খোলা, তারপর পড়া — সবচেয়ে ধীর ক্ষেত্র।
Row hitরো হিট
যে DRAM অনুরোধের সারি আগে থেকেই row buffer-এ খোলা, তাই শুধু কলাম পড়লেই চলে — সবচেয়ে দ্রুত ক্ষেত্র।যেখানে শিখবেন: পর্ব ৪৯
Row-major orderরো-মেজর অর্ডার
2D array মেমরিতে সারি ধরে সাজানোর নিয়ম: আগে row 0-র সব উপাদান, তারপর row 1-এর; C, C++ আর Python-এর NumPy ডিফল্টে এভাবে রাখে।যেখানে শিখবেন: পর্ব ৪৮পর্ব ৬১
Rowhammerরোহ্যামার
একটি DRAM সারি খুব ঘন ঘন খোলা-বন্ধ করলে পাশের সারির cell-এর চার্জ বিঘ্নিত হয়ে বিট উল্টে যাওয়ার নির্ভরযোগ্যতা আর নিরাপত্তা-সমস্যা।যেখানে শিখবেন: পর্ব ৪৯
RPN (Reverse Polish Notation)রিভার্স পলিশ নোটেশন
Operator-কে operand-এর পরে লেখার পদ্ধতি (postfix), যেমন 3 4 + মানে 3 + 4; বন্ধনী লাগে না আর stack দিয়ে সরাসরি হিসাব করা যায়।যেখানে শিখবেন: পর্ব ২৫
RRIPআর-আর-আই-পি
re-reference interval prediction — প্রতিটি block-এ কয়েক বিটে আবার কত দেরিতে লাগবে তার অনুমান রেখে victim বাছার replacement নীতি।যেখানে শিখবেন: পর্ব ৪৬
RTL (Register-Transfer Level)আরটিএল
নকশার এমন স্তর যেখানে register-এর মধ্যে ডেটা কীভাবে যায় আর পথে কোন combinational হিসাব হয় তা লেখা হয়, transistor বা gate-এর বিস্তারিত ছাড়াই।যেখানে শিখবেন: পর্ব ১৪পর্ব ১৯পর্ব ৩৪
RTOS (real-time operating system)আরটস
ছোট OS যা priority আর নির্ধারিত সময়ের মধ্যে কাজ চালানোর নিশ্চয়তা দেয়, সাধারণত microcontroller-এ।যেখানে শিখবেন: পর্ব ৫৬
RV32Iআর-ভি থার্টি-টু আই
RISC-V-এর ৩২-বিট base integer ISA: ৩২টি ৩২-বিট register (x0 = 0) আর চল্লিশের কাছাকাছি মৌলিক instruction; এই কোর্সে প্রধানত এটিই শেখানো হয়।যেখানে শিখবেন: পর্ব ২৫পর্ব ২৬পর্ব ৫৭
RV64Iআর-ভি-সিক্সটি-ফোর-আই
RISC-V-এর ৬৪-বিটের base integer instruction set: register ৬৪ বিটের, সাথে ld, sd, lwu আর ৩২-বিট হিসাবের addw-জাতীয় instruction যোগ হয়।যেখানে শিখবেন: পর্ব ২৬
RVWMO (RISC-V Weak Memory Ordering)আর-ভি-ডব্লিউ-এম-ও
RISC-V-এর ডিফল্ট memory model; ভিন্ন ঠিকানার load আর store প্রায় যেকোনো ক্রমে দেখা যেতে পারে, দরকারি ক্রম fence বা aq/rl bit দিয়ে চাইতে হয়।যেখানে শিখবেন: পর্ব ৫৩পর্ব ৬১

S

S-typeএস-টাইপ
Store instruction-এর format; rd নেই, তাই ১২-বিটের offset দুই টুকরো হয়ে বিট ৩১..২৫ আর ১১..৭-এ বসে।যেখানে শিখবেন: পর্ব ২৭পর্ব ৩২পর্ব ৫৭
Safety propertyসেফটি প্রপার্টি
যে শর্ত বলে “কখনো খারাপ কিছু ঘটবে না”, যেমন দুই রাস্তায় একসাথে সবুজ নয়; একটি মাত্র ভুল মুহূর্ত দেখালেই শর্তটি ভাঙা প্রমাণ হয়।যেখানে শিখবেন: পর্ব ১৯
Sandboxস্যান্ডবক্স
অচেনা কোডকে সীমিত ক্ষমতার একটি আলাদা পরিবেশে চালানোর ব্যবস্থা, যাতে সে বাইরের ডেটা বা সিস্টেমের ক্ষতি করতে না পারে।যেখানে শিখবেন: পর্ব ৪১
SAT solverস্যাট সলভার
একটি Boolean সূত্রকে সত্য করার মতো চলকের মান আছে কি না খুঁজে বের করার প্রোগ্রাম; circuit সমতা যাচাই আর synthesis-এ বহুল ব্যবহৃত।যেখানে শিখবেন: পর্ব ১০
SATAসাটা
Disk আর SSD যুক্ত করার serial সংযোগ (১.৫, ৩ বা ৬ Gbit/s, 8b/10b encoding), সাধারণত AHCI নিয়মে একটি command queue দিয়ে চালানো হয়।যেখানে শিখবেন: পর্ব ৫১
satpএস-এ-টি-পি
RISC-V-এর যে CSR-এ অনুবাদের mode, চলতি ASID আর root page table-এর PPN থাকে; context switch-এ OS এটি বদলায় (x86-এ একই কাজ CR3-এর)।যেখানে শিখবেন: পর্ব ৫০
Saturating arithmeticস্যাচুরেটিং অ্যারিথমেটিক
সীমা ছাড়ালে wrap না করে ফলকে সবচেয়ে বড় বা সবচেয়ে ছোট মানে আটকে রাখার হিসাব; ছবি, অডিও আর DSP-তে বেশি ব্যবহৃত।যেখানে শিখবেন: পর্ব ০৫পর্ব ২০পর্ব ২১
Scatter-gather DMAস্ক্যাটার-গ্যাদার ডিএমএ
মেমরির কয়েকটি আলাদা টুকরোর (ঠিকানা, দৈর্ঘ্য) তালিকা দিয়ে একটি DMA transfer, যাতে আগে সব এক টানা buffer-এ কপি করতে না হয়।যেখানে শিখবেন: পর্ব ৫২
Schematicস্কিম্যাটিক
Gate বা উপাদানের চিহ্ন আর তাদের সংযোগের তার এঁকে circuit দেখানোর ছবি।যেখানে শিখবেন: পর্ব ১৪
Scientific notationসায়েন্টিফিক নোটেশন
সংখ্যাকে কয়েকটি অর্থপূর্ণ অঙ্ক আর ভিত্তির একটি ঘাতের গুণফল হিসেবে লেখা, যেমন ৬.০২ × ১০^২৩; floating point এরই binary রূপ।যেখানে শিখবেন: পর্ব ২৩
Scoreboardingস্কোরবোর্ডিং
একটি কেন্দ্রীয় টেবিলে functional unit আর register-এর অবস্থা রেখে RAW, WAR, WAW মেনে instruction চালানোর hardware পদ্ধতি; প্রথম ব্যবহার CDC 6600-এ।যেখানে শিখবেন: পর্ব ৩৬পর্ব ৪০
Scramblerস্ক্র্যাম্বলার
পাঠানোর আগে ডেটাকে একটি LFSR-এর ধারার সাথে XOR করার circuit, যাতে লম্বা টানা 0 বা 1 না থাকে; গ্রাহক একই ধারায় আবার XOR করে আসল ডেটা ফেরত পায়।যেখানে শিখবেন: পর্ব ১৬
Scratchpad memoryস্ক্র্যাচপ্যাড মেমরি
chip-এর ভেতরের দ্রুত SRAM, যাতে কী থাকবে তা hardware নয়, প্রোগ্রাম নিজে স্পষ্টভাবে ঠিক করে; সময় পুরোপুরি অনুমানযোগ্য।যেখানে শিখবেন: পর্ব ৪৪পর্ব ৫৫
SDRAMএসডির‍্যাম
Synchronous DRAM — বাইরের clock-এর সাথে তাল মিলিয়ে command নেওয়া আর ডেটা দেওয়া DRAM; আধুনিক DDR-এর পূর্বসূরি।যেখানে শিখবেন: পর্ব ৪৯
SECDEDসেকডেড
Single Error Correction, Double Error Detection — Hamming code-এর সাথে একটি বাড়তি overall parity বিট, যা একটি ভুল সারায় আর দুটি ভুল ধরে; ৬৪ bit ডেটার জন্য ৮টি check bit লাগে।যেখানে শিখবেন: পর্ব ৪৯
Select lineসিলেক্ট লাইন
Multiplexer বা demultiplexer-এর যে input-গুলো ঠিক করে কোন data লাইন সংযুক্ত হবে; n টি select লাইন ২ⁿটি পথের একটি বাছে।যেখানে শিখবেন: পর্ব ১২পর্ব ৫৯
Self-checking testbenchসেলফ-চেকিং টেস্টবেঞ্চ
যে testbench নিজেই প্রত্যাশিত মান হিসাব করে নকশার output-এর সাথে মেলায় আর ভুলের সংখ্যা জানায়, মানুষের চোখে দেখার দরকার ছাড়াই।যেখানে শিখবেন: পর্ব ১৪পর্ব ১৯
Self-complementing codeসেলফ-কমপ্লিমেন্টিং কোড
এমন দশমিক কোড যেখানে একটি অঙ্কের সব বিট উল্টালে ঠিক তার ৯-এর পরিপূরক (৯ − d)-এর কোড পাওয়া যায়; excess-3 এর উদাহরণ।যেখানে শিখবেন: পর্ব ০৪
Self-correcting FSMসেলফ-কারেক্টিং এফএসএম
যে FSM কোনো unused state-এ ঢুকে পড়লেও কয়েক clock-এর মধ্যে নিজে থেকে একটি বৈধ state-এ ফিরে আসে, চিরকাল আটকে থাকে না।যেখানে শিখবেন: পর্ব ১৭পর্ব ১৯
Self-starting (self-correcting) counterসেলফ-স্টার্টিং
যে counter যেকোনো অব্যবহৃত state-এ পড়লেও কয়েক clock-এর মধ্যে নিজেই মূল sequence-এ ফিরে আসে।যেখানে শিখবেন: পর্ব ১৬
Self-synchronizing codeসেলফ-সিনক্রোনাইজিং
এমন encoding যেখানে মাঝখান থেকে পড়া শুরু করলেও কয়েক byte-এর মধ্যে পরের অক্ষরের শুরু চেনা যায়; UTF-8-এ ধারাবাহিক byte সবসময় 10xxxxxx.যেখানে শিখবেন: পর্ব ০৬
Sense amplifierসেন্স অ্যামপ্লিফায়ার
Bit line-এর খুব ছোট ভোল্টেজ-পার্থক্য ধরে তাকে পুরো 0 বা 1-এর মাত্রায় বাড়িয়ে দেওয়ার circuit; DRAM-এ এর সারিটিই row buffer-এর কাজ করে।যেখানে শিখবেন: পর্ব ৪৯
Sensitivity listসেনসিটিভিটি লিস্ট
always-এর পরের @( … ) অংশ, যা বলে কোন সংকেত বদলালে block আবার চলবে; @(*) মানে ভেতরে পড়া সব সংকেত।যেখানে শিখবেন: পর্ব ১৪
Sequence detectorসিকোয়েন্স ডিটেক্টর
একটি serial বিটের স্রোতে নির্দিষ্ট বিট-নকশা (যেমন 1011) এলে output-এ 1 দেওয়া FSM; ডিজিটাল লজিক পরীক্ষার সবচেয়ে প্রচলিত নকশা-প্রশ্ন।যেখানে শিখবেন: পর্ব ১৭
Sequencing overheadসিকোয়েন্সিং ওভারহেড
প্রতিটি clock cycle-এ register নিজেই যে সময় খায়, মূলত tpcq + tsetup (আর skew); এটি কোনো হিসাবের কাজে লাগে না, তাই logic যত ছোট, এর ভাগ তত বড়।যেখানে শিখবেন: পর্ব ১৮পর্ব ৩২
Sequential circuitসিকোয়েন্সিয়াল সার্কিট
যে circuit-এর output এই মুহূর্তের input আর আগের ইতিহাস, অর্থাৎ ধরে রাখা state — দুটির ওপর নির্ভর করে; এর ভেতরে combinational logic আর latch বা flip-flop-এর মতো স্মৃতি-উপাদান থাকে।যেখানে শিখবেন: পর্ব ১৫
Sequential consistency (SC)সিকোয়েনশিয়াল কনসিসটেন্সি
সবচেয়ে সহজবোধ্য consistency model: সব thread-এর memory operation একটি একক ক্রমে সাজানো যায়, যেখানে প্রতিটি thread-এর নিজের ক্রম অক্ষুণ্ণ থাকে।যেখানে শিখবেন: পর্ব ৫৩পর্ব ৬১
SerDes (serializer/deserializer)সারডেস
সমান্তরাল ডেটাকে দ্রুত serial বিট-ধারায় বদলানো আর উল্টোটা করার circuit, যা গ্রহীতার দিকে ডেটা থেকে clock-ও পুনরুদ্ধার করে।যেখানে শিখবেন: পর্ব ৫১
Set cover problemসেট কভার প্রবলেম
কয়েকটি সেট থেকে সবচেয়ে কম (বা সবচেয়ে কম খরচের) সেট বেছে নিয়ে সব উপাদান ঢাকার সমস্যা; prime implicant বেছে নেওয়া ঠিক এই সমস্যা, আর সাধারণভাবে এটি NP-hard.যেখানে শিখবেন: পর্ব ০৯পর্ব ১০
Set-associative cacheসেট-অ্যাসোসিয়েটিভ ক্যাশ
যে cache-এর ঘরগুলো কয়েকটি set-এ ভাগ করা, প্রতিটি set-এ n টি way; block টি set = block address mod set-এর সংখ্যা-তে যায় আর সেই set-এর যেকোনো way-তে বসতে পারে।যেখানে শিখবেন: পর্ব ৪৬পর্ব ৫০পর্ব ৫৭
Set-on-less-than (slt, sltu)সেট-অন-লেস-দ্যান
প্রথম operand দ্বিতীয়টির চেয়ে ছোট হলে গন্তব্য register-এ ১, নাহলে ০ রাখার instruction; signed রূপে উত্তর A − B-এর N ⊕ V, unsigned রূপে (sltu) borrow হয়েছে কি না।যেখানে শিখবেন: পর্ব ১৩পর্ব ২০পর্ব ২৬
Setup time (tsetup)সেটআপ টাইম
সক্রিয় clock edge-এর আগে flip-flop-এর D input অন্তত যতক্ষণ স্থির থাকতে হবে; ভাঙলে ভুল মান বা metastability হতে পারে।যেখানে শিখবেন: পর্ব ১৫পর্ব ১৮পর্ব ৫৮
Seven-segment displayসেভেন-সেগমেন্ট ডিসপ্লে
a থেকে g নামের সাতটি দাগ (segment) জ্বালিয়ে ০–৯ অঙ্ক দেখানোর display — ক্যালকুলেটর, ডিজিটাল ঘড়ি আর মিটারে দেখা যায়।যেখানে শিখবেন: পর্ব ০৯পর্ব ১২পর্ব ১৪
SEW (selected element width)এস-ই-ডব্লিউ
RISC-V Vector-এ প্রতিটি উপাদানের bit-চওড়া যা vsetvli দিয়ে বাছা হয়: 8, 16, 32 বা 64.যেখানে শিখবেন: পর্ব ৪২
sfence.vmaএস-ফেন্স ভি-এম-এ
RISC-V-এর instruction, যা page table বদলের পর TLB-র পুরোনো অনুবাদ বাতিল করতে আর আগের PTE লেখাগুলো walker-এর কাছে দৃশ্যমান করতে ব্যবহৃত হয়; নির্দিষ্ট VA বা ASID বা সব।যেখানে শিখবেন: পর্ব ৫০
Shaderশেডার
GPU-তে প্রতিটি vertex বা pixel-এর জন্য চালানো ছোট প্রোগ্রাম, যা রং, আলো বা অবস্থান হিসাব করে।যেখানে শিখবেন: পর্ব ৫৫
Shadow stackশ্যাডো স্ট্যাক
Hardware-এর রাখা return address-এর আলাদা, সুরক্ষিত কপি; ret-এর সময় সাধারণ stack-এর মানের সাথে না মিললে exception হয়; Intel CET আর RISC-V-এর Zicfiss-এ পাওয়া যায়।যেখানে শিখবেন: পর্ব ৩০
shamt (shift amount)শ্যামট
Shift instruction-এ কত ঘর সরাতে হবে তার মান; RV32I-এর slli, srli, srai-তে immediate-এর নিচের ৫ বিট।যেখানে শিখবেন: পর্ব ২৭
Shannon expansionশ্যানন এক্সপ্যানশন
যেকোনো Boolean function-কে একটি চলক x ধরে ভাগ করার সূত্র: F = x′·F(x=0) + x·F(x=1); mux দিয়ে function বানানোর তাত্ত্বিক ভিত্তি।যেখানে শিখবেন: পর্ব ১২
Shared libraryশেয়ার্ড লাইব্রেরি
যে library-র code মেমরিতে একবার থেকে একসাথে অনেক program ব্যবহার করে; Linux-এ .so আর Windows-এ .dll ফাইল।যেখানে শিখবেন: পর্ব ২৮
Shared memory (GPU)শেয়ার্ড মেমরি
SM-এর ভেতরের দ্রুত on-chip মেমরি, যা একটি thread block-এর সব thread ভাগ করে আর প্রোগ্রামার নিজে কী রাখবেন ঠিক করেন।যেখানে শিখবেন: পর্ব ৫৫
Shared memory (multiprocessor)শেয়ার্ড মেমরি
যে সমান্তরাল নকশায় সব core একই address space দেখে আর load-store দিয়েই ডেটা ভাগ করে; hardware-কে coherence রাখতে হয়।যেখানে শিখবেন: পর্ব ৫৪
SharedArrayBufferশেয়ারড অ্যারে বাফার
JavaScript-এর একাধিক thread-এ ভাগ করা মেমরির ব্যবস্থা; এখন সাধারণত শুধু cross-origin isolated পাতায় পাওয়া যায়।যেখানে শিখবেন: পর্ব ৪১
Shift amount (shamt)শিফট অ্যামাউন্ট
Shift instruction-এ বিট কত ঘর সরবে; RV32I-এ ০ থেকে ৩১, register রূপে rs2-এর শুধু নিচের ৫ বিট নেওয়া হয়।যেখানে শিখবেন: পর্ব ২৬
Shift registerশিফট রেজিস্টার
শিকলের মতো জোড়া flip-flop-এর সারি, যেখানে প্রতিটি clock edge-এ প্রতিটি বিট পাশের ঘরে এক ধাপ সরে যায়।যেখানে শিখবেন: পর্ব ১৬পর্ব ২২
Short noteসংক্ষিপ্ত টীকা
একটি বিষয়ের ওপর ছোট, গোছানো লেখা — সাধারণত সংজ্ঞা, মূল বৈশিষ্ট্য আর একটি উদাহরণ, কয়েক বাক্যে।যেখানে শিখবেন: পর্ব ৬০
Short-circuit evaluationশর্ট-সার্কিট ইভ্যালুয়েশন
&& বা || এর বাম পাশ দেখেই ফল নিশ্চিত হলে ডান পাশ হিসাব না করার নিয়ম; C, Java, JavaScript, Python সবখানে আছে।যেখানে শিখবেন: পর্ব ০৭পর্ব ২৯
Shuffle / permuteশাফল
একটি বা দুটি SIMD register-এর lane-গুলোকে নতুন ক্রমে সাজানোর instruction, যেমন উল্টে দেওয়া বা একটি মান সব lane-এ ছড়িয়ে দেওয়া।যেখানে শিখবেন: পর্ব ৪২
SI prefix (kilo, mega, giga)এসআই প্রিফিক্স
আন্তর্জাতিক একক পদ্ধতির দশমিক উপসর্গ — kilo = ১০³, mega = ১০⁶, giga = ১০⁹, tera = ১০¹²; ডিস্ক আর নেটওয়ার্কের গতির মাপে ব্যবহৃত হয়।যেখানে শিখবেন: পর্ব ০৪
SIB byteএসআইবি বাইট
x86-এর scale-index-base byte, যা base + index × scale ধরনের মেমরি-ঠিকানা লিখতে ModR/M-এর পরে আসে।যেখানে শিখবেন: পর্ব ২৭
Sibling thread (SMT sibling)সিবলিং থ্রেড
একই physical core-এর অন্য hardware thread, যে execution unit আর cache ভাগ করে নেয়।যেখানে শিখবেন: পর্ব ৪৩
Side channelসাইড চ্যানেল
কোনো ব্যবস্থার মূল কাজের বাইরের প্রভাব — সময়, শক্তি-খরচ, বিকিরণ — থেকে গোপন তথ্য আন্দাজ করার পরোক্ষ পথ।যেখানে শিখবেন: পর্ব ৪১পর্ব ৪৩পর্ব ৬১
SIGFPEসিগ-এফপিই
Unix ও Linux-এ গাণিতিক ভুলের signal, নাম floating-point exception হলেও integer-এ শূন্য দিয়ে ভাগেও এটিই আসে।যেখানে শিখবেন: পর্ব ২২
Sign extensionসাইন এক্সটেনশন
Signed সংখ্যাকে বেশি বিটে নেওয়ার সময় নতুন বাঁয়ের সব বিটে MSB-র কপি বসানো; এতে মান হুবহু একই থাকে।যেখানে শিখবেন: পর্ব ০৫পর্ব ১৪পর্ব ২১
Sign-magnitudeসাইন-ম্যাগনিচিউড
MSB-তে চিহ্ন (০ মানে ধনাত্মক, ১ মানে ঋণাত্মক) আর বাকি বিটে মানের পরম অংশ রাখার পদ্ধতি; এতে +০ আর −০ দুটি শূন্য থাকে।যেখানে শিখবেন: পর্ব ০৫পর্ব ২৩
Signalling NaNসিগন্যালিং ন্যান
যে NaN কোনো হিসাবে ব্যবহার হলেই invalid-operation flag তোলে; অ-initialized ডেটা চিহ্নিত করতে কাজে লাগে, যেমন 0x7F800001.যেখানে শিখবেন: পর্ব ২৩
Signed integerসাইনড ইন্টিজার
চিহ্নযুক্ত পূর্ণসংখ্যা, যা ধনাত্মক আর ঋণাত্মক দুই রকম মানই রাখতে পারে; আধুনিক CPU-তে সাধারণত two's complement রূপে রাখা হয়।যেখানে শিখবেন: পর্ব ০৫
Significand (mantissa)সিগনিফিক্যান্ড
Floating-point সংখ্যার অর্থপূর্ণ অঙ্কের অংশ, normal সংখ্যায় 1.f আকারে; পুরোনো বইয়ে একে mantissa বলা হয়।যেখানে শিখবেন: পর্ব ২৩পর্ব ২৪
SIMD (Single Instruction, Multiple Data)সিমডি
একটি instruction দিয়ে একসাথে অনেকগুলো ডেটার ওপর একই কাজ করা; x86-এ SSE ও AVX এর উদাহরণ।যেখানে শিখবেন: পর্ব ০১পর্ব ২০পর্ব ৪২
SIMD efficiencyসিমডি এফিশিয়েন্সি
সব issue-করা instruction-এ সক্রিয় lane-এর যোগফলকে issue-সংখ্যা আর warp-এর আকারের গুণফল দিয়ে ভাগ করা অনুপাত; divergence যত বেশি, এটি তত কম।যেখানে শিখবেন: পর্ব ৫৫পর্ব ৫৮
SIMT (single instruction, multiple threads)সিমটি
GPU-র চালানোর ধরন, যেখানে প্রতিটি thread আলাদা প্রোগ্রাম হিসেবে লেখা হয়, কিন্তু hardware একটি warp-এর সব thread-এ একই instruction একসাথে চালায় আর শাখার mask নিজে সামলায়।যেখানে শিখবেন: পর্ব ৫৫পর্ব ৬০
Simulation (HDL)সিমুলেশন
Software দিয়ে একটি HDL নকশার আচরণ হিসাব করা — কোন input-এ কোন সময়ে কোন তারে কী মান — যাতে hardware বানানোর আগেই ভুল ধরা যায়।যেখানে শিখবেন: পর্ব ১৪
Simultaneous multithreading (SMT)সাইমালটেনিয়াস মাল্টিথ্রেডিং
যে hardware multithreading-এ একটি superscalar core একই cycle-এ কয়েকটি thread থেকে instruction issue করে খালি slot ভরায়।যেখানে শিখবেন: পর্ব ৪১পর্ব ৪৩পর্ব ৫৯
Single precision (binary32)সিঙ্গেল প্রিসিশন
IEEE 754-এর ৩২ বিটের format — ১ sign, ৮ exponent (bias ১২৭), ২৩ fraction; C-র float, নির্ভুলতা প্রায় ৭ দশমিক অঙ্ক।যেখানে শিখবেন: পর্ব ২৩পর্ব ৬০
Single-cycle datapathসিঙ্গেল-সাইকেল ডেটাপাথ
যে প্রসেসর-নকশায় প্রতিটি instruction পুরোটা একটিমাত্র clock cycle-এ শেষ হয়; তাই CPI = 1, কিন্তু cycle-টিকে সবচেয়ে ধীর instruction-এর (সাধারণত load) পুরো পথের সমান লম্বা হতে হয়।যেখানে শিখবেন: পর্ব ৩২পর্ব ৩৪পর্ব ৬০
SIPO (serial-in parallel-out)এসআইপিও
যে shift register-এ বিট একটি একটি করে ঢোকে আর n clock পরে সব বিট একসাথে পড়া যায়; serial থেকে parallel রূপান্তরের জন্য।যেখানে শিখবেন: পর্ব ১৬
SISD (Single Instruction, Single Data)এসআইএসডি
একটি instruction-এর ধারা একবারে একটি ডেটার ওপর কাজ করে; সাধারণ scalar প্রসেসরের ধারণা।যেখানে শিখবেন: পর্ব ৪২পর্ব ৫৪
SISO (serial-in serial-out)এসআইএসও
যে shift register-এ বিট এক প্রান্ত দিয়ে একটি একটি করে ঢোকে আর অন্য প্রান্ত দিয়ে n clock পরে বেরোয়; একটি digital delay line.যেখানে শিখবেন: পর্ব ১৬
Site isolationসাইট আইসোলেশন
Browser-এর প্রতিরক্ষা, যেখানে ভিন্ন website-এর পাতা আলাদা operating-system process-এ চলে, যাতে অনুমানের পথেও এক site অন্য site-এর ডেটা নিজের address space-এ না পায়।যেখানে শিখবেন: পর্ব ৪১পর্ব ৬১
size_tসাইজ-টি
C-তে আকার আর গণনার জন্য unsigned integer type; sizeof আর strlen এই type ফেরত দেয়, তাই এটি কখনো ঋণাত্মক হয় না।যেখানে শিখবেন: পর্ব ০৫
Slack (timing slack)স্ল্যাক
Required time আর arrival time-এর পার্থক্য, অর্থাৎ timing-এ হাতে কত সময় বাড়তি আছে; ঋণাত্মক slack মানে violation.যেখানে শিখবেন: পর্ব ১৮পর্ব ১৯
Snoop filterস্নুপ ফিল্টার
কোন line কোন core-এর cache-এ থাকতে পারে তার একটি হিসাব, যাতে প্রতিটি অনুরোধ সব core-কে না শুনিয়ে শুধু দরকারিদের কাছে পাঠানো যায়; directory-র কাছাকাছি ধারণা।যেখানে শিখবেন: পর্ব ৫৩
Snooping protocolস্নুপিং প্রোটোকল
যে coherence পদ্ধতিতে প্রতিটি cache-এর controller একটি ভাগ করা bus বা broadcast পথে অন্যদের সব অনুরোধ শুনে নিজের কপির অবস্থা বদলায়।যেখানে শিখবেন: পর্ব ৫২পর্ব ৫৩পর্ব ৫৪
SoC (System-on-Chip)এসওসি
CPU core, GPU, NPU, cache, memory controller আর অন্যান্য অংশ একটিই chip-এ বসানো নকশা; ফোন ও অনেক laptop-এ ব্যবহৃত।যেখানে শিখবেন: পর্ব ০১পর্ব ৫১পর্ব ৫৬
Softirqসফট-আইআরকিউ
Linux-এ interrupt handler-এর পরে, interrupt চালু অবস্থায় চলা পিছিয়ে-রাখা কাজের ব্যবস্থা (bottom half), যেমন network-এর receive প্রক্রিয়া।যেখানে শিখবেন: পর্ব ৫২
Software floating point (soft-float)সফট-ফ্লোট
FPU না থাকলে compiler floating point-এর প্রতিটি কাজ integer instruction দিয়ে লেখা library ফাংশন ডেকে করে — কাজ চলে, কিন্তু অনেক গুণ ধীর আর কোড বড় হয়।যেখানে শিখবেন: পর্ব ৬২
Software pipeliningসফটওয়্যার পাইপলাইনিং
Compiler-এর কৌশল, যেখানে একটি লুপের বিভিন্ন iteration-এর ভিন্ন অংশ একই cycle-এ মিশিয়ে চালানো হয়, যাতে স্থির অবস্থায় নিয়মিত হারে iteration শেষ হয়; modulo scheduling নামেও পরিচিত।যেখানে শিখবেন: পর্ব ৩৯
Software prefetchসফটওয়্যার প্রিফেচ
প্রোগ্রামের ভেতর থেকে একটি ঠিকানা আগেভাগে cache-এ আনার ইঙ্গিত দেওয়া, যেমন GCC-র __builtin_prefetch; লাভ নিশ্চিত নয়, মেপে দেখতে হয়।যেখানে শিখবেন: পর্ব ৪৭পর্ব ৪৮
Software-managed TLBসফটওয়্যার-ম্যানেজড টিএলবি
যে নকশায় TLB miss হলে hardware walk না করে exception তোলে, আর OS-এর handler page table খুঁজে বিশেষ instruction দিয়ে TLB-তে ঘর লেখে; ঐতিহাসিক MIPS এর পরিচিত উদাহরণ।যেখানে শিখবেন: পর্ব ৫০
Source register (rs1, rs2)সোর্স রেজিস্টার
যে register থেকে instruction তার operand পড়ে; RISC-V-এ rs1 থাকে বিট ১৯..১৫-তে আর rs2 বিট ২৪..২০-তে।যেখানে শিখবেন: পর্ব ২৭
Spatial localityস্প্যাশিয়াল লোকালিটি
একটি ঠিকানা ব্যবহার হলে তার কাছাকাছি ঠিকানাও শিগগিরই ব্যবহার হওয়ার প্রবণতা, যেমন array-র পরের element বা পরের instruction.যেখানে শিখবেন: পর্ব ৪৫পর্ব ৪৮পর্ব ৫৭
SPEC CPUস্পেক সিপিইউ
SPEC সংস্থার প্রমিত CPU benchmark সংগ্রহ, যাতে integer আর floating point প্রোগ্রাম থাকে আর ফল geometric mean দিয়ে প্রকাশ হয়।যেখানে শিখবেন: পর্ব ০৩
Spectreস্পেকটার
২০১৮ সালে প্রকাশিত একদল দুর্বলতা, যেখানে CPU-র অনুমাননির্ভর execution cache-এ যে চিহ্ন রেখে যায়, সময় মেপে তা থেকে গোপন তথ্য আন্দাজ করা যায়।যেখানে শিখবেন: পর্ব ০১পর্ব ২৯পর্ব ৩৪
Speculation barrierস্পেকুলেশন ব্যারিয়ার
এমন instruction যা আগের instruction নিষ্পত্তি না হওয়া পর্যন্ত পরের কাজ অনুমানে শুরু হতে দেয় না; x86-এ lfence এই কাজে ব্যবহৃত হয়।যেখানে শিখবেন: পর্ব ৪১পর্ব ৬১
Speculative executionস্পেকুলেটিভ এক্সিকিউশন
অনুমানের ভিত্তিতে instruction আগেভাগে চালানো, যার ফল অনুমান ঠিক প্রমাণ হলে রাখা হয় আর ভুল হলে ফেলে দেওয়া হয়।যেখানে শিখবেন: পর্ব ৩৭পর্ব ৪০পর্ব ৪১
Speedupস্পিডআপ
পুরোনো নকশার execution time ÷ নতুন নকশার execution time; ১-এর বেশি মানে নতুনটি দ্রুত, ১-এর কম মানে আসলে ধীর।যেখানে শিখবেন: পর্ব ৩৫পর্ব ৪২
SPIএসপিআই
Serial Peripheral Interface: একটি আলাদা clock তারসহ chip-এর মধ্যে দ্রুত serial যোগাযোগের সরল নিয়ম, যেখানে দুই প্রান্তের shift register প্রতি clock-এ একটি করে বিট অদলবদল করে।যেখানে শিখবেন: পর্ব ১৬পর্ব ৫১পর্ব ৫৬
Spinlockস্পিনলক
যে lock না পাওয়া পর্যন্ত thread ঘুমায় না, একটি loop-এ বারবার পরীক্ষা করতে থাকে; অল্প সময়ের critical section-এর জন্য উপযোগী।যেখানে শিখবেন: পর্ব ৫৩
Split cache (L1 I-cache / D-cache)স্প্লিট ক্যাশ
Instruction আর ডেটার জন্য আলাদা L1 cache, যাতে একই cycle-এ instruction fetch আর load/store দুটোই চলতে পারে।যেখানে শিখবেন: পর্ব ৩৬পর্ব ৪৫
SPMD (Single Program, Multiple Data)এসপিএমডি
সমান্তরাল প্রোগ্রাম লেখার ধাঁচ: একটিই প্রোগ্রাম সব core বা node-এ চলে, প্রত্যেকে নিজের নম্বর দেখে নিজের ডেটার টুকরায় কাজ করে আর নিজের গতিতে চলে।যেখানে শিখবেন: পর্ব ৫৪
Spurious interruptস্পিউরিয়াস ইন্টারাপ্ট
এমন interrupt যার পেছনে খুঁজে দেখলে কোনো যন্ত্রের সত্যিকারের অনুরোধ পাওয়া যায় না, যেমন লাইনের noise বা আগেই সেবা পাওয়া অনুরোধ; handler কিছু না করে ফেরে।যেখানে শিখবেন: পর্ব ৫২
SR latchএসআর ল্যাচ
দুটি cross-coupled NOR (বা NAND) gate দিয়ে বানানো এক বিটের স্মৃতি; S দিলে Q = 1, R দিলে Q = 0, দুটিই নিষ্ক্রিয় থাকলে আগের মান থাকে, আর দুটি একসাথে সক্রিয় করা নিষিদ্ধ।যেখানে শিখবেন: পর্ব ১৫পর্ব ৬০
SRAM (Static RAM)এস-র‍্যাম
প্রতি bit-এ সাধারণত ছয়টি transistor-এর latch-ধরনের cell দিয়ে বানানো দ্রুত মেমরি, refresh লাগে না; cache আর register file-এ ব্যবহৃত হয়।যেখানে শিখবেন: পর্ব ৪৪পর্ব ৪৯পর্ব ৬০
SRAM cellএসর‍্যাম সেল
Static RAM-এর এক বিটের ঘর: দুটি cross-coupled inverter আর পড়া-লেখার জন্য দুটি access transistor, সাধারণত মোট ছয়টি transistor; refresh ছাড়াই মান ধরে রাখে যতক্ষণ বিদ্যুৎ আছে।যেখানে শিখবেন: পর্ব ১৫পর্ব ৪৯
sretএস-রেট
S-mode trap থেকে ফেরার instruction, mret-এর মতোই কিন্তু sepc, SIE, SPIE আর SPP ব্যবহার করে; Linux-এর মতো kernel এটি দিয়ে user প্রোগ্রামে ফেরে।যেখানে শিখবেন: পর্ব ৩৮
SRT divisionএসআরটি ডিভিশন
Sweeney, Robertson ও Tocher-এর নামে দ্রুত ভাগের পদ্ধতি, যেখানে ভাগফলের অঙ্ক ঋণাত্মকও হতে পারে আর আংশিক ভাগশেষের কয়েকটি বিট দেখে lookup table থেকে অঙ্ক বাছা হয়।যেখানে শিখবেন: পর্ব ২২
SSD (Solid-State Drive)এস-এস-ডি
NAND flash chip দিয়ে বানানো non-volatile storage, যাতে নড়াচড়ার অংশ নেই; HDD-র চেয়ে বহু গুণ দ্রুত, DRAM-এর চেয়ে বহু গুণ ধীর।যেখানে শিখবেন: পর্ব ৪৪পর্ব ৪৯
SSE (Streaming SIMD Extensions)এসএসই
১৯৯৯ সালে আসা x86-এর 128-bit SIMD extension, XMM register সহ; SSE2 double ও integer যোগ করে আর x86-64-এ প্রতিটি CPU-তে বাধ্যতামূলক।যেখানে শিখবেন: পর্ব ৪২
Stack (call stack)স্ট্যাক
মেমরির একটি LIFO এলাকা, যেখানে প্রতিটি চলমান function call-এর frame থাকে; RISC-V, x86-64 আর ARM64-এ এটি নিচের (কম ঠিকানার) দিকে বাড়ে।যেখানে শিখবেন: পর্ব ৩০পর্ব ৬২
Stack architectureস্ট্যাক আর্কিটেকচার
যে ISA-তে হিসাবের operand থাকে একটি stack-এর মাথায়; ADD কোনো ঠিকানা বলে না, শুধু PUSH আর POP মেমরি ছোঁয় — যেমন JVM bytecode, x87.যেখানে শিখবেন: পর্ব ২৫
Stack canaryস্ট্যাক ক্যানারি
Compiler-এর বসানো একটি গোপন মান, যা local আর saved return address-এর মাঝে থাকে আর ফেরার আগে যাচাই হয়; বদলে গেলে প্রোগ্রাম থামানো হয়; GCC-তে -fstack-protector দিয়ে চালু হয়।যেখানে শিখবেন: পর্ব ৩০
Stack frame (activation record)স্ট্যাক ফ্রেম
একটি function call-এর নিজস্ব stack-এলাকা: saved return address, saved register, local চলক আর পরের call-এর stack-argument রাখার জায়গা।যেখানে শিখবেন: পর্ব ৩০পর্ব ৬২
Stack overflowস্ট্যাক ওভারফ্লো
Stack তার নির্ধারিত সীমা ছাড়িয়ে যাওয়া, সাধারণত খুব গভীর বা অসীম recursion বা বড় local array-র কারণে; Linux-এ সাধারণত SIGSEGV দিয়ে প্রোগ্রাম বন্ধ হয়।যেখানে শিখবেন: পর্ব ৩০
Stack pointer (sp)স্ট্যাক পয়েন্টার
যে register মেমরির stack-এর বর্তমান শীর্ষের ঠিকানা ধরে রাখে; RISC-V-এ x2, আর stack নিচের দিকে (ছোট ঠিকানার দিকে) বাড়ে।যেখানে শিখবেন: পর্ব ২৬পর্ব ৩০পর্ব ৫৭
Stale dataস্টেল ডেটা
কোনো cache-এ রাখা পুরোনো কপি, যার মান অন্য কোথাও লেখার পরে আর হালনাগাদ নয়।যেখানে শিখবেন: পর্ব ৫৩
Stallস্টল
Hazard বা cache miss-এর কারণে pipeline-এর একটি অংশ বা পুরোটা এক বা একাধিক cycle আটকে রাখা; প্রতিটি stall cycle CPI বাড়ায়।যেখানে শিখবেন: পর্ব ৩৫পর্ব ৩৬পর্ব ৩৭
Standard cellস্ট্যান্ডার্ড সেল
Chip নকশার জন্য আগে থেকে নকশা ও মাপা ছোট circuit (NAND2, NOR2, AOI21, flip-flop ইত্যাদি); synthesis tool Verilog থেকে এগুলো বেছে বসিয়ে পুরো chip বানায়।যেখানে শিখবেন: পর্ব ০৮পর্ব ১০পর্ব ১৪
Standard formস্ট্যান্ডার্ড ফর্ম
SOP বা POS আকারের expression, যার পদে সব চলক থাকা জরুরি নয়; canonical রূপের চেয়ে ছোট, তবে সবসময় অনন্য নয়।যেখানে শিখবেন: পর্ব ০৭
State (অবস্থা)স্টেট
Sequential circuit অতীতের input-এর যে সারাংশটুকু মনে রাখে, অর্থাৎ তার স্মৃতি-উপাদানগুলোর বর্তমান মান; n টি flip-flop সর্বোচ্চ ২ⁿটি আলাদা state ধরতে পারে।যেখানে শিখবেন: পর্ব ১৫পর্ব ১৭
State assignment (state encoding)স্টেট অ্যাসাইনমেন্ট
প্রতিটি নামধারী state-কে একটি বিট-নকশা দেওয়া (যেমন binary, Gray বা one-hot); এই সিদ্ধান্তে flip-flop-সংখ্যা, logic-এর আকার আর গতি বদলায়।যেখানে শিখবেন: পর্ব ১৭পর্ব ১৯পর্ব ৫৮
State coverageস্টেট কভারেজ
পরীক্ষার সময় FSM-এর মোট state-এর কত ভাগে অন্তত একবার পৌঁছানো গেছে তার মাপ।যেখানে শিখবেন: পর্ব ১৭
State diagramস্টেট ডায়াগ্রাম
FSM-এর ছবি: প্রতিটি state একটি বৃত্ত, আর প্রতিটি transition একটি তীর, যার গায়ে input (Mealy-তে input/output) লেখা থাকে।যেখানে শিখবেন: পর্ব ১৭
State elementস্টেট এলিমেন্ট
যে উপাদান মান মনে রাখে আর শুধু clock-এর ধারে নতুন মান নেয়, যেমন PC, register file আর data memory; বাকি unit-গুলো combinational.যেখানে শিখবেন: পর্ব ৩২
State minimisationস্টেট মিনিমাইজেশন
একই আচরণ বজায় রেখে সমতুল্য state-গুলো একত্র করে FSM-এর state-সংখ্যা কমানো; এতে flip-flop আর logic দুটিই কমতে পারে।যেখানে শিখবেন: পর্ব ১৭পর্ব ১৯
State registerস্টেট রেজিস্টার
Finite state machine-এর বর্তমান অবস্থা ধরে রাখা flip-flop-এর দল, যার মান প্রতিটি সক্রিয় clock edge-এ next-state logic-এর ফল দিয়ে বদলায়।যেখানে শিখবেন: পর্ব ১৫পর্ব ১৭পর্ব ৩৪
State tableস্টেট টেবিল
Sequential circuit-এর প্রতিটি present state (আর input) এর জন্য next state আর output-এর টেবিল।যেখানে শিখবেন: পর্ব ১৬পর্ব ১৭পর্ব ১৯
State transitionস্টেট ট্রানজিশন
একটি state থেকে একটি নির্দিষ্ট input পেয়ে আরেকটি (বা একই) state-এ যাওয়া; synchronous FSM-এ এটি ঘটে clock-এর সক্রিয় ধারে।যেখানে শিখবেন: পর্ব ১৭
Static branch predictionস্ট্যাটিক ব্রাঞ্চ প্রেডিকশন
চলার সময়ের ইতিহাস না দেখে নির্দিষ্ট নিয়মে বা compiler-এর ইঙ্গিতে অনুমান, যেমন সবসময় taken বা BTFN.যেখানে শিখবেন: পর্ব ৩৭
Static hazardস্ট্যাটিক হ্যাজার্ড
এক ইনপুট বদলানোর সময় আউটপুট স্থির থাকার কথা থাকলেও gate-এর delay-এর পার্থক্যে ক্ষণিকের জন্য উল্টো মান (glitch) দেখা দেওয়া; বাড়তি একটি দল যোগ করে দূর করা যায়।যেখানে শিখবেন: পর্ব ০৯পর্ব ১০পর্ব ১৮
Static instruction countস্ট্যাটিক ইনস্ট্রাকশন কাউন্ট
প্রোগ্রামে লেখা instruction-এর সংখ্যা, কতবার চলে তা না দেখে; কোডের আকার বোঝায়।যেখানে শিখবেন: পর্ব ২৯
Static timing analysis (STA)স্ট্যাটিক টাইমিং অ্যানালাইসিস
ইনপুটের মান দিয়ে simulation না করে শুধু netlist আর delay থেকে প্রতিটি register-থেকে-register পথের সবচেয়ে খারাপ ও সবচেয়ে ভালো সময় হিসাব করে setup আর hold যাচাইয়ের পদ্ধতি।যেখানে শিখবেন: পর্ব ১৮
Status flags (condition flags)স্ট্যাটাস ফ্ল্যাগ
শেষ হিসাবের ফল সম্পর্কে কয়েকটি ১-বিটের তথ্য — যেমন Z, N, C, V — যা x86 আর ARM একটি বিশেষ register-এ রাখে; RISC-V এমন register রাখে না।যেখানে শিখবেন: পর্ব ১৩পর্ব ২০পর্ব ২৯
Sticky bitস্টিকি বিট
Round বিটের ডানে সরে যাওয়া সব বিটের OR; কোনো ১ হারালেই এটি ১ হয়ে থাকে, ফলে ঠিক মাঝখান আর মাঝখানের সামান্য ওপর আলাদা করা যায়।যেখানে শিখবেন: পর্ব ২৪
Store bufferস্টোর বাফার
Core-এর ভেতরের একটি FIFO সারি, যেখানে retire হওয়া store cache-এ লেখার আগে অপেক্ষা করে; এর ফলে পরের load আগেই চলে যেতে পারে, আর অন্য core কিছুক্ষণ পুরোনো মান দেখে।যেখানে শিখবেন: পর্ব ৫৩পর্ব ৬১
Store-to-load forwardingস্টোর-টু-লোড ফরওয়ার্ডিং
একটি store-এর মান মেমরি বা cache-এ পৌঁছানোর আগেই পরের একই ঠিকানার load-কে সরাসরি দিয়ে দেওয়া; তবুও এতে কয়েক cycle লাগে।যেখানে শিখবেন: পর্ব ৩৯পর্ব ৪০পর্ব ৫৩
Stored-program conceptস্টোর্ড-প্রোগ্রাম
Instruction আর ডেটা দুটোই সংখ্যা হিসেবে একই পড়া-লেখা যায় এমন মেমরিতে রাখার ধারণা, যাতে hardware না বদলে প্রোগ্রাম বদলানো যায়।যেখানে শিখবেন: পর্ব ০১পর্ব ০২পর্ব ৬০
Streaming multiprocessor (SM)স্ট্রিমিং মাল্টিপ্রসেসর
GPU-র মূল গঠন-একক, যাতে অনেক ALU lane, warp scheduler, বড় register file আর shared memory থাকে; AMD একে compute unit বলে।যেখানে শিখবেন: পর্ব ৫৫
Strength reductionস্ট্রেংথ রিডাকশন
Compiler-এর একটি optimization, যেখানে ব্যয়বহুল কাজকে সমান ফলের সস্তা কাজে বদলানো হয়, যেমন ২-এর ঘাত দিয়ে গুণ-ভাগের বদলে shift.যেখানে শিখবেন: পর্ব ২০পর্ব ২১পর্ব ২২
Stride prefetcherস্ট্রাইড প্রিফেচার
একটি load instruction-এর পরপর ঠিকানার পার্থক্য (stride) স্থির কি না দেখে, স্থির হলে সামনের ঠিকানাগুলোর block আগেভাগে আনার hardware.যেখানে শিখবেন: পর্ব ৪৭
Strided accessস্ট্রাইডেড অ্যাক্সেস
মেমরি থেকে নির্দিষ্ট দূরত্ব (stride) পরপর উপাদান পড়া, যেমন matrix-এর একটি column; vector ISA-তে একটি instruction-এই হয়।যেখানে শিখবেন: পর্ব ৪২পর্ব ৪৮পর্ব ৫৫
Strip-miningস্ট্রিপ-মাইনিং
লম্বা একটি লুপকে hardware-এর vector length মাপের টুকরায় ভাগ করে চালানো, শেষ টুকরা ছোট হলেও; vector কোডের মৌলিক কৌশল।যেখানে শিখবেন: পর্ব ৪২
Strong scalingস্ট্রং স্কেলিং
কাজের আকার স্থির রেখে core বা প্রসেসর বাড়ালে সময় কতটা কমে, তার মাপ; এর সীমা Amdahl-এর সূত্র দেয়।যেখানে শিখবেন: পর্ব ৫৪
Struct of arrays (SoA)স্ট্রাক্ট অফ অ্যারেজ
প্রতিটি field-কে আলাদা array-তে রাখার বিন্যাস; একটি field-এর সব মান পাশাপাশি থাকে, তাই এক field-এর loop-এ cache আর SIMD ভালো কাজ করে।যেখানে শিখবেন: পর্ব ৪৮
Structural hazardস্ট্রাকচারাল হ্যাজার্ড
একই cycle-এ দুটি instruction একই hardware (যেমন একটিমাত্র memory) চাইলে যে সংঘাত হয়; বাড়তি hardware দিয়ে, যেমন আলাদা instruction ও data cache, দূর করা হয়।যেখানে শিখবেন: পর্ব ৩৫পর্ব ৩৬পর্ব ৪০
Structural modellingস্ট্রাকচারাল মডেলিং
ছোট module বা gate-এর instance বসিয়ে আর তাদের তার জুড়ে একটি circuit বর্ণনা করার পদ্ধতি — schematic-এর লিখিত রূপ।যেখানে শিখবেন: পর্ব ১৪
Stuck-at faultস্টাক-অ্যাট ফল্ট
উৎপাদন-ত্রুটির একটি মডেল, যেখানে একটি তার বা সংকেত স্থায়ীভাবে 0 বা 1-এ আটকে থাকে; chip পরীক্ষার test vector এই ধরনের ত্রুটি ধরতে বানানো হয়।যেখানে শিখবেন: পর্ব ৩২পর্ব ৩৩
Subnormal (denormal) numberসাবনরমাল নাম্বার
Exponent field শূন্য আর fraction অশূন্য এমন সংখ্যা, যার মান 0.f × 2^−126 (single); সবচেয়ে ছোট normal আর শূন্যের মাঝের ফাঁক ভরায়।যেখানে শিখবেন: পর্ব ২৩পর্ব ৫৮পর্ব ৬০
Sum of products (SOP)সাম অব প্রোডাক্টস
কয়েকটি AND-পদের OR, যেমন A′C + AB; সব পদ পূর্ণ minterm হলে canonical SOP, লেখা হয় Σm(…).যেখানে শিখবেন: পর্ব ০৭পর্ব ০৮পর্ব ০৯
Sum term (clause)সাম টার্ম
কয়েকটি literal-এর OR, যেমন (B′ + D); POS রূপের একেকটি অংশ, যা circuit-এ একটি OR (বা NOR) gate হয়ে বসে।যেখানে শিখবেন: পর্ব ০৯
Supercomputerসুপারকম্পিউটার
বৈজ্ঞানিক ও প্রকৌশল হিসাবের জন্য বানানো সবচেয়ে দ্রুত শ্রেণির যন্ত্র; আজ মূলত দ্রুত interconnect-এ জোড়া হাজার হাজার node-এর cluster.যেখানে শিখবেন: পর্ব ৫৪
Superpageসুপারপেজ
Page table-এর উঁচু স্তরে leaf PTE রেখে তৈরি বড় page, যেমন Sv39-এ ২ MiB বা ১ GiB; walk ছোট হয় আর একটি TLB ঘর অনেক বেশি মেমরি ঢাকে।যেখানে শিখবেন: পর্ব ৫০পর্ব ৬১
Superpipeliningসুপারপাইপলাইনিং
ধাপগুলোকে আরও ছোট টুকরো করে অনেক গভীর pipeline বানানো, উচ্চ clock rate-এর জন্য; যেমন ২০ বা তার বেশি ধাপ।যেখানে শিখবেন: পর্ব ৩৫পর্ব ৩৯
Superscalarসুপারস্কেলার
প্রতি cycle-এ একাধিক instruction fetch, decode আর execute করতে পারে এমন প্রসেসর, যেখানে কোনগুলো একসাথে চলবে তা hardware চলার সময় ঠিক করে; এতে CPI ১-এর নিচে নামতে পারে।যেখানে শিখবেন: পর্ব ৩৫পর্ব ৩৯পর্ব ৪৩
Supervisor mode (S-mode)সুপারভাইজার মোড
RISC-V-এর মাঝের privilege mode, যেখানে Linux-এর মতো OS kernel চলে; এর নিজস্ব trap CSR sepc, scause, stval, stvec আর ফেরার instruction sret.যেখানে শিখবেন: পর্ব ৩৮পর্ব ৪১
Surrogate pairসারোগেট পেয়ার
UTF-16-এ U+FFFF-এর ওপরের অক্ষর লেখার জন্য D800–DBFF আর DC00–DFFF পরিসরের দুটি ১৬-বিট একক, যেমন 😀 = D83D DE00.যেখানে শিখবেন: পর্ব ০৬
Sv32এসভি থার্টি-টু
RV32-এর জন্য RISC-V-এর দুই স্তরের page table বিন্যাস: ৩২-bit VA ভাগ হয় 10, 10 আর 12 বিটে, PTE ৪ byte, physical ঠিকানা ৩৪ বিট পর্যন্ত।যেখানে শিখবেন: পর্ব ৫০পর্ব ৫৮
Sv39এসভি থার্টি-নাইন
RV64-এর জন্য RISC-V-এর তিন স্তরের page table বিন্যাস: ৩৯-bit VA ভাগ হয় 9, 9, 9 আর 12 বিটে, PTE ৮ byte, প্রতিটি টেবিল ৫১২ ঘরের।যেখানে শিখবেন: পর্ব ৫০
SVE / SVE2 (Scalable Vector Extension)এসভিই
ARM-এর vector extension, যেখানে register-এর চওড়া chip ভেদে 128 থেকে 2048 bit হতে পারে আর একই binary সব চওড়ায় চলে; predicate register দিয়ে tail সামলায়।যেখানে শিখবেন: পর্ব ৪২
Switch penaltyসুইচ পেনাল্টি
Coarse-grained multithreading-এ thread বদলের সময় নষ্ট হওয়া cycle, মূলত পুরোনো instruction ফেলে নতুন thread-এর instruction দিয়ে pipeline আবার ভরার সময়।যেখানে শিখবেন: পর্ব ৪৩
Switching circuitসুইচিং সার্কিট
সুইচ (relay বা transistor) দিয়ে গড়া circuit, যার প্রতিটি অংশ চালু বা বন্ধ — দুই অবস্থার একটিতে থাকে; Boolean algebra দিয়ে বিশ্লেষণ ও নকশা করা যায়।যেখানে শিখবেন: পর্ব ০৭
SWMR invariant (single-writer, multiple-reader)সিঙ্গেল-রাইটার মাল্টিপল-রিডার
Coherence protocol-এর মূল নিয়ম: যেকোনো মুহূর্তে একটি cache line-এ হয় একজন মাত্র লেখক আছে, নয়তো শুধু এক বা একাধিক পাঠক — দুটো একসাথে নয়।যেখানে শিখবেন: পর্ব ৫৩
Symbol tableসিম্বল টেবিল
Object file-এর ভেতরের তালিকা: কোন ফাংশন ও global ভ্যারিয়েবল এই ফাইলে সংজ্ঞায়িত (কোন offset-এ) আর কোনগুলো বাইরে থেকে আনতে হবে।যেখানে শিখবেন: পর্ব ৩১
Symmetric multiprocessor (SMP)সিমেট্রিক মাল্টিপ্রসেসর
যে shared-memory সিস্টেমে সব processor বা core সমান মর্যাদার — একই মেমরি, একই OS আর একই I/O সবাই একভাবে ব্যবহার করে; আজকের multicore chip এর সাধারণ রূপ।যেখানে শিখবেন: পর্ব ৫৩
Synchronizer (two-flip-flop synchronizer)সিনক্রোনাইজার
পরপর জোড়া দুটি (বা বেশি) flip-flop, মাঝে কোনো logic নেই; প্রথমটি metastable হলেও প্রায় এক cycle সময় পায় স্থির হতে, তাই দ্বিতীয়টি প্রায় সবসময় পরিষ্কার 0 বা 1 দেয়।যেখানে শিখবেন: পর্ব ১৮পর্ব ১৯পর্ব ৬০
Synchronous busসিনক্রোনাস বাস
যে bus-এ সব অংশ একটি সাধারণ clock মেনে নির্দিষ্ট clock edge-এ সংকেত দেয় ও নেয়; সরল ও দ্রুত, কিন্তু দৈর্ঘ্য আর গতি clock skew-এ সীমিত।যেখানে শিখবেন: পর্ব ৫১
Synchronous circuitসিনক্রোনাস সার্কিট
যে circuit-এর সব state-বদল একটি সাধারণ clock-এর edge-এ ঘটে; combinational অংশের মান flip-flop ধরে শুধু clock edge-এ।যেখানে শিখবেন: পর্ব ১০পর্ব ১৫পর্ব ১৭
Synchronous counterসিনক্রোনাস কাউন্টার
যে counter-এর সব flip-flop একই clock পায়, আর কোনটি বদলাবে তা combinational logic ঠিক করে; সব বিট একসাথে বদলায় বলে দ্রুত আর glitch-কম।যেখানে শিখবেন: পর্ব ১৬
Synchronous resetসিনক্রোনাস রিসেট
যে reset শুধু সক্রিয় clock edge-এ কাজ করে; ভেতরে D-এর সামনে একটি gate বসিয়ে বানানো হয়, তাই clock না এলে reset সংকেত Q বদলায় না।যেখানে শিখবেন: পর্ব ১৫পর্ব ১৬পর্ব ১৭
Syndromeসিনড্রোম
পড়া শব্দ থেকে check bit আবার হিসাব করে পাওয়া ফল; শূন্য হলে ভুল নেই, অন্যথায় Hamming code-এ এটিই ভুল বিটের অবস্থান।যেখানে শিখবেন: পর্ব ৪৯
Synonym (alias)সিনোনিম
দুটি ভিন্ন virtual ঠিকানা একই physical ঠিকানা দেখানোর অবস্থা; virtual index-এর cache-এ একই ডেটার দুটি কপি তৈরি হয়ে অমিলের ঝুঁকি আনে।যেখানে শিখবেন: পর্ব ৫০
Synthesizableসিন্থেসাইজেবল
HDL কোডের এমন অংশ বা ধরন যা synthesis tool আসল hardware-এ রূপান্তর করতে পারে; delay বা $display-এর মতো simulation-এর construct এর বাইরে থাকে।যেখানে শিখবেন: পর্ব ১৪পর্ব ১৬পর্ব ১৯
System callসিস্টেম কল
সাধারণ প্রোগ্রাম যে নিয়ন্ত্রিত পথে operating system-এর kernel-কে কোনো কাজ (ফাইল খোলা, মেমরি চাওয়া) করতে অনুরোধ করে।যেখানে শিখবেন: পর্ব ২৫পর্ব ২৬পর্ব ৩৮
SystemVerilogসিস্টেমভেরিলগ
Verilog-এর বড় সম্প্রসারণ (IEEE 1800): logic type, always_comb ও always_ff-এর মতো নকশার সুবিধা আর verification-এর জন্য class, random পরীক্ষা ও coverage যোগ করে।যেখানে শিখবেন: পর্ব ১৪
Systolic arrayসিস্টোলিক অ্যারে
নিয়মিত grid-এ সাজানো সরল processing element-এর দল, যেখানে প্রতি clock-এ ডেটা প্রতিবেশীর কাছে এক ঘর এগোয় আর পথে গুণ-যোগ হয়, ফলে মেমরি থেকে একবার আনা ডেটা বহুবার কাজে লাগে।যেখানে শিখবেন: পর্ব ৫৫

T

T flip-flop (toggle)টি ফ্লিপ-ফ্লপ
T = 0 হলে মান ধরে রাখে, T = 1 হলে প্রতিটি সক্রিয় clock edge-এ উল্টায় এমন flip-flop; Q⁺ = T ⊕ Q, counter আর frequency divider-এ ব্যবহার হয়।যেখানে শিখবেন: পর্ব ১৫পর্ব ১৬পর্ব ১৭
Tag comparatorট্যাগ কম্পারেটর
address-এর tag আর ঘরে রাখা tag সমান কি না তা বলার circuit — বিট ধরে XNOR আর সবগুলোর AND; n-way cache-এ n টি লাগে।যেখানে শিখবেন: পর্ব ৪৬
TAGE predictorটেজ প্রেডিক্টর
একটি base টেবিল আর জ্যামিতিক হারে বাড়া দৈর্ঘ্যের global history দিয়ে index করা কয়েকটি tag-যুক্ত টেবিলের predictor; tag মেলা টেবিলগুলোর মধ্যে সবচেয়ে লম্বা history-র টেবিল অনুমান দেয়; André Seznec আর Pierre Michaud-এর ২০০৬ সালের প্রস্তাব।যেখানে শিখবেন: পর্ব ৩৭পর্ব ৬১
Tail callটেইল কল
Function-এর একেবারে শেষ কাজ হিসেবে আরেকটি call, যার ফলই সরাসরি ফেরত যায়; compiler নিজের frame ছেড়ে jal-এর বদলে শুধু লাফ (j বা tail) দিতে পারে।যেখানে শিখবেন: পর্ব ৩০পর্ব ৩১
Tail handlingটেইল হ্যান্ডলিং
উপাদানের সংখ্যা vector-এর চওড়ার গুণিতক না হলে শেষের বাড়তি কয়েকটি উপাদান সামলানো; scalar লুপ, mask বা ছোট vl দিয়ে করা হয়।যেখানে শিখবেন: পর্ব ৪২
Tap (LFSR)ট্যাপ
LFSR-এর যে ঘরগুলোর মান XOR করে feedback বিট বানানো হয়; কোন ঘরে tap, তা feedback polynomial দিয়ে লেখা হয়।যেখানে শিখবেন: পর্ব ১৬
Target Row Refresh (TRR)টার্গেট রো রিফ্রেশ
Rowhammer ঠেকাতে DRAM বা controller-এর ব্যবস্থা, যা ঘন ঘন খোলা সারির পাশের সারিগুলো আগেভাগে refresh করে।যেখানে শিখবেন: পর্ব ৪৯
TDP (thermal design power)টিডিপি
Chip ঠান্ডা রাখার ব্যবস্থা দীর্ঘ সময় ধরে কত watt তাপ সরাতে পারার মতো করে নকশা করতে হবে তার মোটামুটি মান; সর্বোচ্চ power নয় আর সংজ্ঞা নির্মাতাভেদে কিছুটা ভিন্ন।যেখানে শিখবেন: পর্ব ৫৬
Technology mappingটেকনোলজি ম্যাপিং
সরল করা logic network-কে একটি নির্দিষ্ট chip-প্রযুক্তির gate library-র (বা FPGA-র LUT-এর) আসল cell দিয়ে ঢেকে ফেলার ধাপ, area আর delay মেপে।যেখানে শিখবেন: পর্ব ১০
Temporal localityটেম্পোরাল লোকালিটি
যে ঠিকানা এইমাত্র ব্যবহার হয়েছে তা অল্প সময়ের মধ্যে আবার ব্যবহার হওয়ার প্রবণতা, যেমন loop-এর counter বা loop-এর instruction.যেখানে শিখবেন: পর্ব ৪৫পর্ব ৪৮
Tensor coreটেনসর কোর
GPU-র ভেতরের বিশেষ unit, যা একটি instruction-এ একটি ছোট matrix-খণ্ডের পুরো গুণ-যোগ কম precision-এ করে।যেখানে শিখবেন: পর্ব ৫৫
Terminal count / ripple carry out (TC, RCO)টার্মিনাল কাউন্ট
Counter তার শেষ মানে (যেমন 1111) পৌঁছালে 1 হওয়া output; পরের counter-এর enable-এ দিয়ে চওড়া counter জোড়া হয়।যেখানে শিখবেন: পর্ব ১৬
Test-and-set (TAS)টেস্ট-অ্যান্ড-সেট
একটি atomic instruction, যা একটি ঠিকানার পুরোনো মান ফেরত দেয় আর সেখানে ১ লিখে দেয়; পুরোনো মান ০ হলে lock পাওয়া গেছে।যেখানে শিখবেন: পর্ব ৫৩
Test-and-test-and-set (TTAS)টেস্ট-অ্যান্ড-টেস্ট-অ্যান্ড-সেট
উন্নত spinlock: প্রথমে সাধারণ load দিয়ে নিজের cache-এর কপিতে অপেক্ষা, lock মুক্ত দেখলে তবেই atomic test-and-set; অপেক্ষার সময় bus-এ প্রায় কোনো চাপ পড়ে না।যেখানে শিখবেন: পর্ব ৫৩
Testbenchটেস্টবেঞ্চ
একটি নকশাকে (DUT) পরীক্ষা করার জন্য লেখা আলাদা HDL module, যা input দেয় আর output দেখে বা মেলায়; এটি শুধু simulation-এ চলে।যেখানে শিখবেন: পর্ব ১৪পর্ব ১৯
Thermal throttlingথার্মাল থ্রটলিং
Chip-এর তাপমাত্রা সীমা ছুঁলে hardware নিজে frequency আর voltage কমিয়ে তাপ কমানোর ব্যবস্থা।যেখানে শিখবেন: পর্ব ৫৬
Think aloudথিংক অ্যালাউড
ইন্টারভিউতে নিজের ভাবনা, অনুমান আর যুক্তির ধাপ জোরে বলতে বলতে সমাধান করা, যাতে ইন্টারভিউয়ার পথটি দেখতে আর ভুল ধরিয়ে দিতে পারেন।যেখানে শিখবেন: পর্ব ৬১
Thrashing (cache)থ্র্যাশিং
দুই বা ততোধিক block একই set-এ পালা করে একে অপরকে বের করে দেওয়ায় প্রায় প্রতিটি প্রবেশ miss হওয়ার অবস্থা।যেখানে শিখবেন: পর্ব ৪৬
Threadথ্রেড
একটি প্রসেসের ভেতরের স্বাধীন নির্বাহ-ধারা; সব thread code, global আর heap ভাগ করে, কিন্তু প্রতিটির নিজস্ব register, PC আর stack থাকে।যেখানে শিখবেন: পর্ব ৩০পর্ব ৪৩পর্ব ৫৪
Thread blockথ্রেড ব্লক
একই SM-এ একসাথে বসা thread-এর দল, যারা shared memory ভাগ করে আর barrier-এ একে অপরের জন্য অপেক্ষা করতে পারে; OpenCL-এ একে workgroup বলে।যেখানে শিখবেন: পর্ব ৫৫
Thread pointer (tp)থ্রেড পয়েন্টার
RISC-V-এর x4, যা বর্তমান thread-এর নিজস্ব ডেটার (thread-local storage) ঠিকানা ধরে রাখে; প্রতিটি thread-এ আলাদা।যেখানে শিখবেন: পর্ব ২৬
Thread-level parallelism (TLP)থ্রেড-লেভেল প্যারালেলিজম
আলাদা আলাদা thread বা প্রসেসের মধ্যে থাকা সমান্তরালতা, যাদের instruction একে অন্যের ফলের ওপর নির্ভর করে না।যেখানে শিখবেন: পর্ব ৪৩
Three-valued logicথ্রি-ভ্যালুড লজিক
TRUE, FALSE-এর সাথে তৃতীয় মান UNKNOWN থাকা যুক্তি; SQL-এ NULL-এর তুলনা এভাবে হিসাব হয়, আর সেখানে X OR NOT X সবসময় TRUE নয়।যেখানে শিখবেন: পর্ব ০৭
Threshold voltage (Vt)থ্রেশহোল্ড ভোল্টেজ
MOSFET চালু হতে gate আর source-এর মাঝে যে ন্যূনতম ভোল্টেজ লাগে; এটি কম হলে transistor দ্রুত হয়, কিন্তু বন্ধ অবস্থায় leakage বাড়ে।যেখানে শিখবেন: পর্ব ০৮
Throughput (bandwidth)থ্রুপুট
নির্দিষ্ট সময়ে কতগুলো কাজ শেষ হয় বা কত ডেটা যায়, যেমন প্রতি সেকেন্ডে কতগুলো লেনদেন বা কত GB.যেখানে শিখবেন: পর্ব ০৩পর্ব ২১পর্ব ২৪
Thumb / Thumb-2থাম্ব
ARM-এর ৩২-বিট জগতের ঘন instruction set, যেখানে ১৬ আর ৩২ বিটের instruction মেশানো; Cortex-M microcontroller শুধু এটিই চালায়।যেখানে শিখবেন: পর্ব ২৭
time_tটাইম-টি
C-তে সময় রাখার type; Unix-এ সাধারণত ১৯৭০ সালের ১ জানুয়ারি (UTC) থেকে পার হওয়া সেকেন্ড গোনে।যেখানে শিখবেন: পর্ব ০৫
Timer interruptটাইমার ইন্টারাপ্ট
নির্দিষ্ট সময় পূর্ণ হলে timer hardware যে interrupt দেয়; OS এর সাহায্যে নিয়মিত নিয়ন্ত্রণ ফিরে পায় আর scheduling করে। RISC-V-এ mtime যখন mtimecmp-এ পৌঁছায় তখন ওঠে।যেখানে শিখবেন: পর্ব ৩৮
Timing attackটাইমিং অ্যাটাক
এমন side channel যেখানে কাজের সময় গোপন ডেটার ওপর নির্ভর করে বলে সময়ের পার্থক্য থেকে সেই ডেটার আভাস পাওয়া যায়; প্রতিরক্ষা হলো constant-time কোড।যেখানে শিখবেন: পর্ব ৪১
Timing diagramটাইমিং ডায়াগ্রাম
সময়ের অক্ষ ধরে কয়েকটি সংকেতের (যেমন clock, D, Q) মান কখন বদলায় তা দেখানো ছবি; sequential circuit আর bus-এর আচরণ বোঝাতে লাগে।যেখানে শিখবেন: পর্ব ৬০
TLB (translation lookaside buffer)টিএলবি
সম্প্রতি ব্যবহৃত page table-অনুবাদের ছোট, দ্রুত cache, যাতে প্রতিটি মেমরি-প্রবেশে পুরো page table খুঁজতে না হয়।যেখানে শিখবেন: পর্ব ৪১পর্ব ৪৩পর্ব ৪৪
TLB reachটিএলবি রিচ
TLB একসাথে যতটা মেমরির অনুবাদ ধরে রাখতে পারে = TLB-র ঘরের সংখ্যা × page size; যেমন ১৫৩৬ ঘর আর ৪ KiB page-এ ৬ MiB.যেখানে শিখবেন: পর্ব ৬১
TLB shootdownটিএলবি শুটডাউন
একটি core-এ page table বদলালে অন্য core-গুলোকে interrupt বা বিশেষ instruction দিয়ে জানিয়ে তাদের TLB থেকে পুরোনো অনুবাদ মুছে ফেলার প্রক্রিয়া।যেখানে শিখবেন: পর্ব ৫০
TLP (transaction layer packet)টিএলপি
PCIe-র transaction layer-এর packet — memory read বা write, configuration, completion বা বার্তা — যাতে ধরন, ঠিকানা, দৈর্ঘ্য আর ডেটা থাকে।যেখানে শিখবেন: পর্ব ৫১
Toggleটগল
বর্তমান মান উল্টে দেওয়া, অর্থাৎ 0 থাকলে 1, 1 থাকলে 0; JK-এর J = K = 1 আর T-এর T = 1 এই কাজ করে।যেখানে শিখবেন: পর্ব ১৫
Tomasulo's algorithmটমাসুলোর অ্যালগরিদম
Reservation station, register status-এর tag আর common data bus দিয়ে instruction-কে ক্রমের বাইরে execute করানোর hardware পদ্ধতি, যা tag দিয়ে register-এর নাম বদলে WAR আর WAW দূর করে; IBM System/360 Model 91-এর floating point unit-এর জন্য Robert Tomasulo-র নকশা।যেখানে শিখবেন: পর্ব ৪০পর্ব ৫৮
TOP500টপ ফাইভ হান্ড্রেড
১৯৯৩ সাল থেকে বছরে দুবার প্রকাশিত বিশ্বের সবচেয়ে দ্রুত ৫০০টি supercomputer-এর তালিকা, LINPACK (HPL) benchmark-এর ফল দিয়ে সাজানো।যেখানে শিখবেন: পর্ব ৫৪
TOPS (tera operations per second)টপস
প্রতি সেকেন্ডে ট্রিলিয়ন (১০ এর ১২ ঘাত) operation; AI chip-এর চূড়ান্ত হিসাব-সামর্থ্যের মাপ, সাধারণত প্রতিটি MAC-কে ২টি operation ধরে।যেখানে শিখবেন: পর্ব ৫৫
Torusটোরাস
ডোনাটের মতো আকৃতি — একটি কাগজের ওপর-নিচ আর ডান-বাঁ কিনারা জুড়ে দিলে যা হয়; ৪ চলকের K-map-এ শেষ সারি প্রথম সারির পাশে আর শেষ কলাম প্রথম কলামের পাশে ধরা হয়, তাই map-টি আসলে এমন একটি আকৃতির সমতল নকশা।যেখানে শিখবেন: পর্ব ০৯
Torus networkটোরাস নেটওয়ার্ক
Mesh-এর প্রতিটি সারি আর কলামের দুই প্রান্ত জুড়ে দেওয়া network, যাতে প্রতিটি সারি ও কলাম একটি ring; mesh-এর চেয়ে diameter কম আর bisection বেশি।যেখানে শিখবেন: পর্ব ৫৪
Tournament (hybrid) predictorটুর্নামেন্ট প্রেডিক্টর
দুটি ভিন্ন predictor (যেমন local আর global) পাশাপাশি চালিয়ে, কোন শাখায় কোনটি বেশি ঠিক তা আরেকটি chooser টেবিল দিয়ে বেছে নেওয়া।যেখানে শিখবেন: পর্ব ৩৭
Trace schedulingট্রেস শিডিউলিং
সবচেয়ে সম্ভাব্য branch-পথ ধরে কয়েকটি basic block-কে একসাথে schedule করার compiler কৌশল, ভুল পথের জন্য সংশোধনের কোড বসিয়ে; VLIW-এর জন্য বিকশিত।যেখানে শিখবেন: পর্ব ৩৯
Trace-driven simulationট্রেস-ড্রিভেন সিমুলেশন
আগে রেকর্ড করা execution trace পড়ে hardware-এর কোনো অংশের (pipeline, cache, predictor) আচরণ হিসাব করার পদ্ধতি; দ্রুত আর সরল, কিন্তু ভুল পথে (wrong path) চলা instruction-এর প্রভাব দেখাতে পারে না।যেখানে শিখবেন: পর্ব ৫৭
Transient executionট্রানজিয়েন্ট এক্সিকিউশন
ভুল অনুমান বা দেরিতে ধরা পড়া exception-এর পথে ক্ষণিকের জন্য চলা instruction, যাদের ফল কখনো commit হয় না কিন্তু microarchitectural state বদলাতে পারে।যেখানে শিখবেন: পর্ব ৪১
Transistorট্রানজিস্টর
ভোল্টেজ দিয়ে খোলা-বন্ধ করা যায় এমন অর্ধপরিবাহী সুইচ; সব logic gate আর মেমরির মৌলিক উপাদান।যেখানে শিখবেন: পর্ব ০১পর্ব ০২পর্ব ০৭
Transition coverageট্রানজিশন কভারেজ
পরীক্ষার সময় state diagram-এর মোট তীরের (state, input জোড়া) কত ভাগ অন্তত একবার চালানো হয়েছে তার মাপ; state coverage-এর চেয়ে কড়া।যেখানে শিখবেন: পর্ব ১৭পর্ব ১৯
Transmission gateট্রান্সমিশন গেট
একটি pMOS আর একটি nMOS পাশাপাশি জুড়ে বানানো দুই-দিকের সুইচ, যা control সংকেত অনুযায়ী 0 আর 1 দুটোকেই পূর্ণ শক্তিতে পার করে বা আটকে দেয়; XOR আর multiplexer-এ কাজে লাগে।যেখানে শিখবেন: পর্ব ০৮
Trapট্র্যাপ
Exception বা interrupt ঘটলে CPU স্বাভাবিক ধারা থামিয়ে নিজে থেকেই নির্দিষ্ট handler-এ (সাধারণত operating system বা firmware) নিয়ন্ত্রণ পাঠায় — এটিই trap; RISC-V-এ শব্দটি দুটোরই ছাতা-নাম, কিন্তু x86-এ trap মানে exception-এর একটি উপশ্রেণি।যেখানে শিখবেন: পর্ব ২৬পর্ব ৩৮
Trap handlerট্র্যাপ হ্যান্ডলার
Trap হলে যে software চলে (RISC-V-এ mtvec বা stvec-এর ঠিকানায়): register বাঁচায়, কারণ দেখে কাজ করে, register ফেরায় আর mret বা sret দিয়ে ফেরে।যেখানে শিখবেন: পর্ব ৩৮
Trap-and-emulateট্র্যাপ-অ্যান্ড-এমুলেট
যে কাজ hardware সরাসরি করে না বা করতে দেওয়া হয় না, তা trap করিয়ে handler-এ software দিয়ে অনুকরণ করে ফল বসিয়ে ফেরার কৌশল; misaligned access, না-থাকা instruction আর virtualization-এ ব্যবহৃত।যেখানে শিখবেন: পর্ব ৩৮
tRAS (row active time)টি-আর-এ-এস
একটি সারি খোলার পর PRECHARGE দেওয়ার আগে ন্যূনতম যতক্ষণ খোলা রাখতে হয়, যাতে cell-এ মান আবার লেখা শেষ হয়।যেখানে শিখবেন: পর্ব ৪৯
tRCD (RAS-to-CAS delay)টি-আর-সি-ডি
ACTIVATE দিয়ে একটি সারি খোলা থেকে সেই সারিতে READ বা WRITE দেওয়া যাওয়া পর্যন্ত ন্যূনতম সময়।যেখানে শিখবেন: পর্ব ৪৯
Tri-state bufferট্রাই-স্টেট বাফার
Enable ইনপুটযুক্ত buffer: enable চালু থাকলে Y = A, বন্ধ থাকলে output-এর দুটি transistor-ই বন্ধ হয়ে output বিচ্ছিন্ন (Z) থাকে; অনেক চালককে একই bus-এ বসাতে ব্যবহার হয়।যেখানে শিখবেন: পর্ব ০৮পর্ব ১২
tRP (row precharge time)টি-আর-পি
PRECHARGE দিয়ে খোলা সারি বন্ধ করা থেকে একই bank-এ নতুন সারি খোলা যাওয়া পর্যন্ত ন্যূনতম সময়।যেখানে শিখবেন: পর্ব ৪৯
Truncated divisionট্রাঙ্কেটেড ডিভিশন
ভাগফলের দশমিক অংশ কেটে শূন্যের দিকে গোল করা; ভাগশেষের চিহ্ন হয় ভাজ্যের মতো, যেমন C আর Java-তে −7 / 2 = −3, −7 % 2 = −1.যেখানে শিখবেন: পর্ব ২২
Truncating divisionট্রাঙ্কেটিং ডিভিশন
ভাগফলের ভগ্নাংশ ফেলে দিয়ে শূন্যের দিকে গোল করা ভাগ, যেমন −7 / 4 = −1; C, Java আর বেশিরভাগ CPU-র ভাগ instruction এই নিয়ম মানে, আর ভাগশেষ পায় ভাজ্যের চিহ্ন।যেখানে শিখবেন: পর্ব ২০
Truncationট্রাঙ্কেশন
বাড়তি বিট গোল না করে সোজা কেটে ফেলা: integer-কে কম বিটে নিলে ওপরের বিট বাদ যায় (ফল হয় মূল মান mod 2^k), আর float-এর mantissa-র নিচের বিট কাটলে মান শূন্যের দিকে সরে, যা round toward zero-র সমান; two's complement fixed-point সংখ্যার নিচের বিট কাটলে অবশ্য মান −∞-এর দিকে যায়।যেখানে শিখবেন: পর্ব ০৫পর্ব ২৩
Truth tableট্রুথ টেবিল
যে টেবিলে ইনপুটের সব সম্ভাব্য মান (n চলকে ২ⁿটি সারি) আর প্রতিটির আউটপুট লেখা থাকে; একটি Boolean function-কে পুরোপুরি বর্ণনা করে।যেখানে শিখবেন: পর্ব ০৭পর্ব ০৮পর্ব ০৯
TSO (Total Store Order)টি-এস-ও
x86 আর SPARC-এর ধাঁচের memory model: প্রায় সব ক্রম রক্ষা হয়, শুধু একটি store-এর পরের ভিন্ন ঠিকানার load আগে চলে যেতে পারে — store buffer-এর কারণে।যেখানে শিখবেন: পর্ব ৫৩পর্ব ৬১
TTL (Transistor-Transistor Logic)টিটিএল
Bipolar transistor দিয়ে বানানো একটি পুরোনো logic family, 5 V-এ চলে; Texas Instruments-এর 7400 series দিয়ে বহু দশক শিল্প আর ল্যাবের মান ছিল।যেখানে শিখবেন: পর্ব ০৮
Two's complementটুস কমপ্লিমেন্ট
ঋণাত্মক সংখ্যা রাখার আধুনিক পদ্ধতি: −x = ~x + 1, MSB-এর ওজন −2^(n−1); শূন্য একটিই, আর signed ও unsigned যোগে একই adder চলে।যেখানে শিখবেন: পর্ব ০৫পর্ব ১১পর্ব ১৪
Two-level logicটু-লেভেল লজিক
ইনপুট থেকে আউটপুট পর্যন্ত মাত্র দুই স্তরের gate (যেমন AND তারপর OR) দিয়ে বানানো circuit; SOP আর POS দুটোই এই ধরনের।যেখানে শিখবেন: পর্ব ০৯পর্ব ৩৩
Typed array (JavaScript)টাইপড অ্যারে
JavaScript-এর নির্দিষ্ট টাইপের সংখ্যার array, যেমন Float32Array বা Uint8Array; একই byte-এর ওপর ভিন্ন view বসানো যায়, তাই register-এর lane মডেল করতে কাজে লাগে।যেখানে শিখবেন: পর্ব ৪২

U

U-typeইউ-টাইপ
২০-বিটের immediate-কে register-এর ওপরের ২০ বিটে বসানো instruction-এর format, যেমন lui আর auipc.যেখানে শিখবেন: পর্ব ২৭পর্ব ৫৭
UARTইউআর্ট
Universal asynchronous receiver-transmitter: আলাদা clock তার ছাড়া start বিট, ডেটা বিট আর stop বিট দিয়ে serial-এ byte পাঠানোর hardware; ভেতরে PISO আর SIPO shift register.যেখানে শিখবেন: পর্ব ১৬পর্ব ১৭পর্ব ৫১
UBSan (UndefinedBehaviorSanitizer)ইউবি-স্যান
GCC আর Clang-এর একটি পরীক্ষার টুল, যা -fsanitize=undefined দিয়ে compile করলে চলার সময় signed overflow-এর মতো undefined behaviour ঘটামাত্র কোন লাইনে তা জানায়।যেখানে শিখবেন: পর্ব ২০পর্ব ৩১পর্ব ৬২
ULP (unit in the last place)ইউ-এল-পি
একটি floating-point মান আর তার পাশের প্রতিনিধিত্বযোগ্য মানের দূরত্ব; মানের সাথে বাড়ে, যেমন float-এ ১-এর কাছে ২^−২৩ আর ২^২৪-এর কাছে ২।যেখানে শিখবেন: পর্ব ২৩
UMA (Uniform Memory Access)ইউ-এম-এ
যে নকশায় যেকোনো core থেকে মেমরির যেকোনো ঠিকানায় যেতে মোটামুটি একই সময় লাগে; বড় সিস্টেমে এর বদলে NUMA দেখা যায়।যেখানে শিখবেন: পর্ব ৫৩পর্ব ৫৪পর্ব ৬০
Uncached (uncacheable) accessআনক্যাশড অ্যাক্সেস
যে ঠিকানার প্রতিটি পড়া-লেখা cache এড়িয়ে সরাসরি যন্ত্র বা মেমরি পর্যন্ত যায়; device register-এর জন্য দরকারি, কারণ তাদের মান বাইরে থেকে বদলায়।যেখানে শিখবেন: পর্ব ৫১
Unconditional jumpআনকন্ডিশনাল জাম্প
কোনো শর্ত ছাড়াই সবসময় PC বদলানো লাফ; RISC-V-তে j (jal x0) আর jr (jalr x0) এর উদাহরণ।যেখানে শিখবেন: পর্ব ২৯
Undefined behavior (UB)আনডিফাইনড বিহেভিয়ার
C মানদণ্ড যে কাজের ফলের ওপর কোনো শর্তই রাখে না — implementation-defined-এর মতো documented পছন্দও নয়, যেমন signed int-এর overflow হওয়া; compiler ধরে নেয় এমন কিছু ঘটে না, তাই ফল যা খুশি হতে পারে।যেখানে শিখবেন: পর্ব ০৫পর্ব ২০পর্ব ২১
Unicodeইউনিকোড
পৃথিবীর প্রায় সব লিপির প্রতিটি অক্ষর ও চিহ্নকে একটি স্থায়ী নম্বর (code point) দেওয়ার আন্তর্জাতিক মান।যেখানে শিখবেন: পর্ব ০৬
Unified cacheইউনিফাইড ক্যাশ
Instruction আর data দুটোই একসাথে রাখে এমন cache; সাধারণত L2 আর L3 এভাবে বানানো।যেখানে শিখবেন: পর্ব ৪৫
Unit roundoff (u)ইউনিট রাউন্ডঅফ
সবচেয়ে কাছের মানে গোল করলে সর্বোচ্চ আপেক্ষিক ভুল, u = ε/২ — single-এ ২^−২৪, double-এ ২^−৫৩।যেখানে শিখবেন: পর্ব ২৩
Universal gateইউনিভার্সাল গেট
যে gate একাই functionally complete — NAND আর NOR; শুধু এর কপি দিয়ে যেকোনো digital circuit বানানো যায়।যেখানে শিখবেন: পর্ব ০৭পর্ব ০৮পর্ব ০৯
Universal shift registerইউনিভার্সাল শিফট রেজিস্টার
যে shift register mode বিট দিয়ে hold, বাঁয়ে সরানো, ডানে সরানো আর parallel load — চারটি কাজই করতে পারে; প্রতিটি flip-flop-এর সামনে একটি 4:1 mux থাকে।যেখানে শিখবেন: পর্ব ১৬
Unsigned integerআনসাইনড ইন্টিজার
চিহ্নহীন পূর্ণসংখ্যা; n বিটে ০ থেকে 2^n − ১ পর্যন্ত মান রাখে, ঋণাত্মক মান রাখে না।যেখানে শিখবেন: পর্ব ০৫
Unused (illegal) stateআনইউজড স্টেট
State register-এর যে বিট-নকশা নকশায় কোনো state-কে দেওয়া হয়নি; চালু হওয়ার সময়, বিদ্যুতের ঝাঁকুনি বা ভুলে FSM সেখানে ঢুকে পড়তে পারে।যেখানে শিখবেন: পর্ব ১৭পর্ব ১৯
Up/down counterআপ-ডাউন কাউন্টার
একটি mode input দিয়ে ওপরে বা নিচে গোনা বেছে নেওয়া যায় এমন counter.যেখানে শিখবেন: পর্ব ১৬
USB (Universal Serial Bus)ইউএসবি
Host-নিয়ন্ত্রিত serial সংযোগের মান, যেখানে hub দিয়ে গাছের মতো স্তরে device যুক্ত হয় আর device শুধু host জিজ্ঞেস করলে উত্তর দেয়।যেখানে শিখবেন: পর্ব ৫১
USB hubইউএসবি হাব
একটি USB port থেকে কয়েকটি port বানানোর যন্ত্র, যা নতুন device লাগানো বা খোলার খবর host-কে জানায়।যেখানে শিখবেন: পর্ব ৫১
User mode (U-mode)ইউজার মোড
সাধারণ প্রোগ্রামের জন্য সবচেয়ে কম ক্ষমতার privilege mode; এখানে privileged instruction বা CSR ছুঁলে illegal instruction exception হয়।যেখানে শিখবেন: পর্ব ৩৮পর্ব ৪১
Usual arithmetic conversionsইউজুয়াল অ্যারিথমেটিক কনভার্শন
C-তে দুই ভিন্ন type-এর operand নিয়ে হিসাবের আগে দুটিকে একটি সাধারণ type-এ আনার নিয়ম; int আর unsigned int মিললে int-টি unsigned হয়ে যায়।যেখানে শিখবেন: পর্ব ০৫পর্ব ৬২
UTF-16ইউটিএফ-সিক্সটিন
১৬ বিটের একক দিয়ে Unicode লেখার encoding; U+FFFF পর্যন্ত একটি একক, তার ওপরে দুটি একক, যাকে বলে surrogate pair.যেখানে শিখবেন: পর্ব ০৬
UTF-32ইউটিএফ-থার্টি-টু
প্রতিটি code point সরাসরি নির্দিষ্ট ৪ byte-এ রাখার encoding; সরল, কিন্তু জায়গা বেশি লাগে।যেখানে শিখবেন: পর্ব ০৬
UTF-8ইউটিএফ-এইট
Unicode code point-কে ১ থেকে ৪ byte-এ লেখার encoding; ASCII-compatible আর self-synchronizing, ওয়েবের প্রধান encoding.যেখানে শিখবেন: পর্ব ০৬পর্ব ৫৮

V

Vacuum tubeভ্যাকুয়াম টিউব
বায়ুশূন্য কাচের নলের ভেতরের electronic সুইচ বা amplifier; চল্লিশ-পঞ্চাশের দশকের কম্পিউটারে ব্যবহৃত হতো, গরম হতো আর প্রায়ই পুড়ে যেত।যেখানে শিখবেন: পর্ব ০২
Valid bitভ্যালিড বিট
প্রতিটি cache line-এর একটি বিট, যা ১ হলে line-এ সত্যিকারের block আছে আর ০ হলে ভেতরের tag ও data অর্থহীন।যেখানে শিখবেন: পর্ব ৪৫পর্ব ৪৬
Valid output (V)ভ্যালিড আউটপুট
Priority encoder-এর বাড়তি output, যা অন্তত একটি input চালু থাকলে 1 হয়; এটি দিয়ে “কেউ চালু নেই” আর “শুধু ০ নম্বর চালু” আলাদা করা যায়।যেখানে শিখবেন: পর্ব ১২
Variable-length encodingভেরিয়েবল-লেংথ এনকোডিং
যে ISA-তে instruction-এর মাপ কাজ অনুযায়ী বদলায়, যেমন x86-এ ১ থেকে ১৫ byte; কোড ঘন হয়, কিন্তু decode কঠিন।যেখানে শিখবেন: পর্ব ২৭
Variable-length instructionভেরিয়েবল-লেংথ ইনস্ট্রাকশন
যে ISA-তে instruction-এর মাপ আলাদা আলাদা (x86-এ ১ থেকে ১৫ byte); কোড ঘন হয়, কিন্তু একসাথে অনেক instruction decode করা কঠিন।যেখানে শিখবেন: পর্ব ২৫পর্ব ৩৫
Variadic function (varargs)ভ্যারিয়াডিক ফাংশন
যে function-এ argument-এর সংখ্যা নির্দিষ্ট নয়, যেমন printf; callee va_arg দিয়ে একটি একটি করে পড়ে আর কয়টি আছে তা অন্য কোনো উপায়ে (যেমন format string থেকে) জানে।যেখানে শিখবেন: পর্ব ৩০
VAXভ্যাক্স
DEC-এর ১৯৭৭ সালে আসা ৩২-বিট CISC কম্পিউটার পরিবার (প্রথম মডেল VAX-11/780), যার অনেক জটিল instruction আর addressing mode বড় microcode দিয়ে চালানো হতো।যেখানে শিখবেন: পর্ব ৩৪
vCPU (virtual CPU)ভি-সিপিইউ
Virtual machine-কে দেওয়া একটি CPU; অনেক cloud সেবায় এটি সাধারণত physical core-এর একটি hardware thread মাত্র।যেখানে শিখবেন: পর্ব ৪৩
Vector (bus)ভেক্টর
একসাথে নাম দেওয়া কয়েকটি বিটের তার, যেমন [3:0] মানে চারটি বিট; প্রচলিত রীতিতে বাঁয়ের সূচকটি MSB.যেখানে শিখবেন: পর্ব ১৪
Vector length (vl)ভেক্টর লেংথ
এই মুহূর্তে vector instruction কতগুলো উপাদানে কাজ করবে তার সংখ্যা; Cray-1-এ VL register আর RISC-V-এ vl, যা vsetvli বসায়।যেখানে শিখবেন: পর্ব ৪২
Vector mask / predicateভেক্টর মাস্ক
প্রতি lane-এ একটি bit যা বলে সেই lane-এ ফল লেখা হবে কি না; শর্তযুক্ত কাজ আর লুপের শেষ টুকরা (tail) সামলাতে ব্যবহৃত।যেখানে শিখবেন: পর্ব ৪২পর্ব ৫৫
Vector processorভেক্টর প্রসেসর
যে প্রসেসরের instruction পুরো vector (অনেক উপাদানের সারি) নিয়ে কাজ করে, সাধারণত vector length register আর pipelined functional unit সহ; Cray-1 এর বিখ্যাত উদাহরণ।যেখানে শিখবেন: পর্ব ৪২
Vector registerভেক্টর রেজিস্টার
একটি register যাতে একটি মানের বদলে অনেকগুলো মান (উপাদান) একসাথে থাকে; x86-এর XMM-YMM-ZMM, ARM-এর V বা Z register আর RISC-V-এর v0–v31 এর উদাহরণ।যেখানে শিখবেন: পর্ব ৪২
Vector-length agnostic (VLA)ভেক্টর-লেংথ অ্যাগনস্টিক
এমনভাবে লেখা vector কোড যা register-এর চওড়া জানে না, চলার সময় hardware থেকে জেনে নেয়; ফলে একই binary ছোট ও বড় vector-এর chip-এ চলে।যেখানে শিখবেন: পর্ব ৪২
Vectored interruptভেক্টরড ইন্টারাপ্ট
প্রতিটি interrupt-এর জন্য আলাদা handler-ঠিকানায় সরাসরি লাফানোর ব্যবস্থা, যাতে কারণ খুঁজতে সময় না লাগে; RISC-V-এ mtvec-এর MODE = 1 হলে BASE + ৪ × cause.যেখানে শিখবেন: পর্ব ৩৮পর্ব ৫৯
Vectorization (auto-vectorization)ভেক্টরাইজেশন
Compiler যখন একটি লুপকে SIMD instruction-এ বদলায়, যাতে একটি instruction একসাথে কয়েকটি উপাদানে একই কাজ করে; যেমন paddd বা add v0.4s দিয়ে চারটি int যোগ।যেখানে শিখবেন: পর্ব ৩১পর্ব ৩৭পর্ব ৪২
Verilogভেরিলগ
Digital circuit-এর গঠন আর আচরণ লেখার একটি hardware description language; এর কোড simulate করা আর synthesis করে আসল gate-এ রূপান্তর করা যায়।যেখানে শিখবেন: পর্ব ১১পর্ব ১৪
Vertical microcodeভার্টিক্যাল মাইক্রোকোড
সরু microinstruction, যেখানে signal-গুলো ছোট কোডে সংকেতায়িত থাকে আর ব্যবহারের আগে decode করতে হয়; control store ছোট, কিন্তু এক cycle-এ কম কাজ আর decode-এর বাড়তি delay.যেখানে শিখবেন: পর্ব ৩৪
Vertical wasteভার্টিক্যাল ওয়েস্ট
যে cycle-এ একটিও instruction issue হয় না, তার সব slot-এর অপচয়; সাধারণত cache miss-এর মতো লম্বা stall-এর ফল।যেখানে শিখবেন: পর্ব ৪৩
VHDLভিএইচডিএল
Ada-ধাঁচের কড়া type-নিয়মের একটি hardware description language (IEEE 1076); মার্কিন প্রতিরক্ষা বিভাগের VHSIC কর্মসূচি থেকে এর জন্ম।যেখানে শিখবেন: পর্ব ১৪
Victim cacheভিক্টিম ক্যাশ
মূল cache থেকে বের হওয়া block রাখার কয়েক ঘরের ছোট fully associative cache, যা conflict miss কমায়।যেখানে শিখবেন: পর্ব ৪৬
VIPT cacheভি-আই-পি-টি ক্যাশ
virtually indexed, physically tagged — virtual address দিয়ে set বাছা আর একই সময়ে TLB থেকে physical tag আনা; আকার way × page size-এর মধ্যে সীমিত।যেখানে শিখবেন: পর্ব ৪৬পর্ব ৫০পর্ব ৬১
Virama (হসন্ত)ভিরামা
বাংলার হসন্ত চিহ্ন ্ (U+09CD); দুটি ব্যঞ্জনের মাঝে বসে যুক্তাক্ষর তৈরি করে, যেমন ক + ্ + ষ = ক্ষ।যেখানে শিখবেন: পর্ব ০৬
Virtual address (VA)ভার্চুয়াল অ্যাড্রেস
প্রোগ্রাম যে ঠিকানা তৈরি করে আর ব্যবহার করে; RAM-এ পৌঁছানোর আগে MMU একে physical ঠিকানায় বদলায়।যেখানে শিখবেন: পর্ব ৫০পর্ব ৫২
Virtual function callভার্চুয়াল ফাংশন কল
Object-এর আসল ধরন দেখে চলার সময় কোন function চলবে তা ঠিক হয় এমন call; machine-এ এটি সাধারণত একটি টেবিল থেকে ঠিকানা পড়ে indirect লাফ।যেখানে শিখবেন: পর্ব ৩৭
Virtual memoryভার্চুয়াল মেমরি
যে ব্যবস্থায় প্রতিটি process নিজের আলাদা ঠিকানা-জগৎ দেখে, আর hardware প্রতিটি ঠিকানা page table দিয়ে আসল RAM-এর ঠিকানায় অনুবাদ করে; বিচ্ছিন্নতা, স্থানান্তর, ভাগাভাগি আর RAM-এর চেয়ে বড় জগৎ সম্ভব করে।যেখানে শিখবেন: পর্ব ৫০পর্ব ৬০
Viva (oral examination)ভাইভা
মুখে নেওয়া পরীক্ষা — পরীক্ষক প্রশ্ন করেন, প্রার্থী মুখে উত্তর দেন, আর উত্তর শুনে পরের প্রশ্ন ঠিক হয়।যেখানে শিখবেন: পর্ব ৬০
VIVT cacheভি-আই-ভি-টি
Virtually indexed, virtually tagged cache: hit-এর পথে TLB লাগে না, কিন্তু homonym আর synonym সামলাতে ASID, flush বা বিশেষ hardware লাগে।যেখানে শিখবেন: পর্ব ৫০
VLENভি-লেন
RISC-V Vector-এ একটি vector register-এর bit-এ মাপা চওড়া; chip-নির্মাতা ঠিক করেন, যেমন 128 বা 256 বা 512.যেখানে শিখবেন: পর্ব ৪২
VLIW (very long instruction word)ভিএলআইডব্লিউ
যে প্রসেসরে compiler কয়েকটি স্বাধীন operation একটি লম্বা instruction বা bundle-এ সাজিয়ে দেয় আর hardware সেগুলো একসাথে চালায়; hardware সরল, কিন্তু scheduling-এর পুরো দায়িত্ব compiler-এর।যেখানে শিখবেন: পর্ব ৩৯পর্ব ৫৯পর্ব ৬০
VLMAXভি-এল-ম্যাক্স
একটি vector instruction সর্বোচ্চ কতগুলো উপাদান নিতে পারে: VLMAX = VLEN × LMUL / SEW.যেখানে শিখবেন: পর্ব ৪২
VLSI (very-large-scale integration)ভিএলএসআই
একটি chip-এ দশ হাজারের বেশি gate (আজ কোটি থেকে শত কোটি transistor) বসানোর স্তর; আজ chip নকশার পুরো ক্ষেত্রকেই প্রায়ই VLSI design বলা হয়।যেখানে শিখবেন: পর্ব ০৮
volatile (C keyword)ভোলাটাইল
C-র একটি qualifier, যা compiler-কে বলে এই ভ্যারিয়েবল পেছন থেকে বদলাতে পারে, তাই প্রতিটি পড়া-লেখা সত্যিই মেমরিতে ও ক্রমে করতে হবে; যন্ত্র-register-এ লাগে, কিন্তু এটি lock বা barrier নয়।যেখানে শিখবেন: পর্ব ৩১পর্ব ৫১পর্ব ৫৬
Volatile memoryভোলাটাইল মেমরি
যে মেমরির ডেটা বিদ্যুৎ চলে গেলে মুছে যায়, যেমন register, SRAM আর DRAM.যেখানে শিখবেন: পর্ব ৪৪
von Neumann architectureফন নয়ম্যান আর্কিটেকচার
CPU (control unit, ALU, register), instruction ও ডেটার জন্য একটিই মেমরি, I/O আর তাদের সংযোগকারী bus নিয়ে গঠিত কম্পিউটার মডেল।যেখানে শিখবেন: পর্ব ০১পর্ব ০২পর্ব ৩৪
von Neumann bottleneckফন নয়ম্যান বটলনেক
CPU আর মেমরির মধ্যের একটিমাত্র তুলনামূলক ধীর পথের কারণে CPU-কে instruction আর ডেটার জন্য অপেক্ষা করতে হওয়ার সীমাবদ্ধতা; John Backus ১৯৭৭ সালে নামটি দেন।যেখানে শিখবেন: পর্ব ০১পর্ব ০২পর্ব ৩৫
VPN (virtual page number)ভিপিএন
Virtual ঠিকানার offset বাদে ওপরের অংশ, যা page table-এ খোঁজার চাবি হিসেবে ব্যবহৃত হয়।যেখানে শিখবেন: পর্ব ৫০
vsetvliভি-সেট-ভি-এল-আই
RISC-V Vector-এর instruction যা বাকি উপাদানের সংখ্যা (AVL) আর SEW-LMUL নিয়ে vl ঠিক করে ও একটি register-এ ফেরত দেয়; strip-mining লুপের শুরুতে বসে।যেখানে শিখবেন: পর্ব ৪২

W

Wakeup and selectওয়েকআপ অ্যান্ড সিলেক্ট
Issue queue-এর মূল কাজ: কোনো ফলের tag ঘোষণা হলে অপেক্ষারত সব micro-op-এর source tag-এর সাথে মিলিয়ে তাদের জাগানো (wakeup), তারপর প্রস্তুতদের মধ্যে থেকে unit-এর সংখ্যা অনুযায়ী কয়েকটি বেছে নেওয়া, যাকে বলে select.যেখানে শিখবেন: পর্ব ৪০
Wall-clock time (elapsed time)ওয়াল-ক্লক টাইম
দেয়ালের ঘড়িতে মাপা মোট সময়, যাতে অপেক্ষা, I/O আর অন্য প্রোগ্রামের পালাও ধরা থাকে।যেখানে শিখবেন: পর্ব ০৩পর্ব ৪৮
Wallace treeওয়ালেস ট্রি
১৯৬৪ সালে C. S. Wallace-এর প্রস্তাবিত multiplier-এর নকশা, যেখানে carry-save adder-এর গাছ প্রতি স্তরে সারি প্রায় দুই-তৃতীয়াংশ করে partial product-কে O(log n) স্তরে দুটি সংখ্যায় নামায়।যেখানে শিখবেন: পর্ব ২১
WAR (write after read)ডব্লিউ-এ-আর
আগের instruction একটি register পড়ে, পরেরটি একই register-এ লেখে; এটি anti-dependence বা name dependence, register renaming দিয়ে দূর করা যায়।যেখানে শিখবেন: পর্ব ৩৬পর্ব ৩৯পর্ব ৪০
Warehouse-scale computer (WSC)ওয়্যারহাউস-স্কেল কম্পিউটার
একটি বিশাল data center-এর হাজার হাজার server, যাদের একসাথে একটি কম্পিউটার হিসেবে নকশা ও পরিচালনা করা হয় ইন্টারনেট সেবা চালাতে।যেখানে শিখবেন: পর্ব ৫৪
Warpওয়ার্প
GPU-তে একসাথে একটি instruction চালানো thread-এর দল; NVIDIA-র GPU-তে ৩২টি thread নিয়ে একটি warp হয়।যেখানে শিখবেন: পর্ব ৫৫পর্ব ৫৯
Warp schedulerওয়ার্প শিডিউলার
SM-এর যে অংশ প্রতি cycle-এ জীবিত warp-গুলোর মধ্য থেকে একটি প্রস্তুত warp বেছে তার instruction issue করে।যেখানে শিখবেন: পর্ব ৫৫
Watchdog timerওয়াচডগ টাইমার
Software-কে নিয়মিত reset করতে হয় এমন hardware counter; software আটকে গিয়ে reset না করলে counter শেষ সীমায় পৌঁছে পুরো system reset করে দেয়।যেখানে শিখবেন: পর্ব ১৬পর্ব ৫৬পর্ব ৬২
Waveformওয়েভফর্ম
সময়ের সাথে প্রতিটি সংকেতের মান কীভাবে বদলায় তার ছবি; simulation-এর VCD ফাইল থেকে GTKWave-এর মতো viewer-এ দেখা হয়।যেখানে শিখবেন: পর্ব ১৪পর্ব ১৬
Wavefrontওয়েভফ্রন্ট
AMD-এর GPU-তে warp-এর সমতুল্য thread-এর দল; নকশাভেদে ৬৪ বা ৩২টি thread থাকে।যেখানে শিখবেন: পর্ব ৫৫
WAW (write after write)ডব্লিউ-এ-ডব্লিউ
দুটি instruction একই register-এ লেখে, আর শেষে পরেরটির মানই থাকতে হবে; এটি output dependence, ক্রম ভেঙে শেষ হলে hazard হয়।যেখানে শিখবেন: পর্ব ৩৬পর্ব ৩৯পর্ব ৪০
Wayওয়ে
একটি set-এর ভেতরের একটি ঘর; n-way cache-এর প্রতিটি set-এ n টি way থাকে।যেখানে শিখবেন: পর্ব ৪৬
Way predictionওয়ে প্রেডিকশন
set-associative cache-এ পরের প্রবেশ কোন way-তে হবে তা অনুমান করে আগে শুধু সেটি পড়া, যাতে hit দ্রুত আর কম শক্তিতে হয়।যেখানে শিখবেন: পর্ব ৪৬পর্ব ৪৭
WCET (worst-case execution time)ডব্লিউসিইটি
সবচেয়ে খারাপ অবস্থায় একটি কাজ শেষ হতে সর্বোচ্চ কত সময় লাগতে পারে; real-time system-এ deadline মানার প্রমাণে লাগে।যেখানে শিখবেন: পর্ব ৫৬
Weak scalingউইক স্কেলিং
প্রতিটি core-এর ভাগের কাজ স্থির রেখে core-এর সাথে মোট কাজও বাড়ালে পারফরম্যান্স কেমন থাকে, তার মাপ; Gustafson-এর সূত্র এর হিসাব দেয়।যেখানে শিখবেন: পর্ব ৫৪
Wear levelingওয়্যার লেভেলিং
Flash-এর প্রতিটি block সীমিত বার মোছা যায় বলে লেখাগুলো সব block-এ সমানভাবে ছড়িয়ে দেওয়ার কৌশল।যেখানে শিখবেন: পর্ব ৪৯
WebAssembly SIMDওয়েবঅ্যাসেম্বলি সিমডি
WebAssembly-র নির্দিষ্ট 128-bit চওড়া SIMD instruction-এর সেট (v128 টাইপ), যা browser চলার সময় CPU-র SSE বা NEON instruction-এ বদলায়।যেখানে শিখবেন: পর্ব ৪২
Weight-stationary dataflowওয়েট-স্টেশনারি
Systolic নকশার একটি ধরন, যেখানে neural network-এর weight PE-তে বসানো থাকে আর input ও আংশিক যোগফল PE-গুলোর মধ্য দিয়ে চলে।যেখানে শিখবেন: পর্ব ৫৫
wire (Verilog)ওয়্যার
Verilog-এর net type: একটি তার, যার মান assign বা কোনো module output চালায়; নিজে কোনো মান মনে রাখে না।যেখানে শিখবেন: পর্ব ১৪
Wired-ANDওয়্যার্ড-অ্যান্ড
Pull-up-যুক্ত একটি তারে কয়েকটি open-drain output জুড়লে তারটি নিজেই AND-এর মতো আচরণ করে: সবাই ছেড়ে দিলে 1, যেকোনো একজন টানলেই 0.যেখানে শিখবেন: পর্ব ০৮
Wordওয়ার্ড
একটি ISA স্বাভাবিকভাবে যে মাপের ডেটা নিয়ে কাজ করে; RISC-V ও ARM-এ ৩২ বিট, x86-এর পরিভাষায় WORD মানে ১৬ বিট।যেখানে শিখবেন: পর্ব ০৬পর্ব ৪৪
Word lineওয়ার্ড লাইন
Memory array-র একটি সারির সব cell-এর access transistor-এর gate জোড়া একটি তার; row decoder এটি চালু করলে পুরো সারি bit line-এর সাথে যুক্ত হয়।যেখানে শিখবেন: পর্ব ৪৯
Working setওয়ার্কিং সেট
একটি সময়-জানালায় প্রোগ্রাম যে আলাদা আলাদা block বা page ব্যবহার করেছে তাদের সমষ্টি; এটি কোনো স্তরে আঁটলে প্রায় সব access সেখানেই মেটে।যেখানে শিখবেন: পর্ব ৪৪পর্ব ৪৮পর্ব ৬১
Wrap-aroundর‍্যাপ-অ্যারাউন্ড
সীমার শেষ মান ছাড়িয়ে গেলে ফল আবার শুরুর দিক থেকে ঘুরে আসা, যেমন ৮ বিট unsigned-এ 255 + 1 = 0.যেখানে শিখবেন: পর্ব ০৫পর্ব ২৬পর্ব ৪২
Write bufferরাইট বাফার
Cache আর নিচের স্তরের মাঝে কয়েকটি entry-র ছোট একটি সারি, যেখানে store-এর ঠিকানা আর ডেটা রেখে CPU এগিয়ে যায় আর buffer পরে নিচে লেখে। Buffer পুরো ভরে গেলে CPU-কে থামতে হয়।যেখানে শিখবেন: পর্ব ৪৭পর্ব ৫৩পর্ব ৬১
Write enableরাইট এনেবল
যে control signal 1 হলে তবেই একটি register, register file বা memory পরের clock edge-এ নতুন মান লেখে; state বদলায় বলে এটি কখনো don't care রাখা হয় না।যেখানে শিখবেন: পর্ব ৩৩
Write missরাইট মিস
যে store-এর ঠিকানার block cache-এ নেই। এর পর block আনা হবে কি না, তা ঠিক করে write-allocate বা no-write-allocate নীতি।যেখানে শিখবেন: পর্ব ৪৭
Write portরাইট পোর্ট
Register file বা মেমরির যে পথে একটি ঠিকানায় নতুন মান লেখা হয়; ঠিকানা, ডেটা আর write enable নিয়ে clock-এর ধারে কাজ করে।যেখানে শিখবেন: পর্ব ৩২পর্ব ৩৬পর্ব ৩৯
Write propagationরাইট প্রোপাগেশন
Coherence-এর প্রথম শর্ত: একটি core-এর লেখা শেষ পর্যন্ত অন্য সব core-এর চোখে পড়বেই, কেউ চিরকাল পুরোনো মান দেখবে না।যেখানে শিখবেন: পর্ব ৫৩
Write serializationরাইট সিরিয়ালাইজেশন
Coherence-এর দ্বিতীয় শর্ত: একই ঠিকানায় সব লেখা একটি নির্দিষ্ট ক্রমে ঘটে, আর সব core সেগুলো সেই একই ক্রমে দেখে।যেখানে শিখবেন: পর্ব ৫৩
Write-allocateরাইট-অ্যালোকেট
Write miss-এ প্রথমে পুরো block নিচের স্তর থেকে cache-এ এনে তারপর তাতে store লেখার নীতি (fetch-on-write নামেও পরিচিত)। সাধারণত write-back-এর সাথে জুটি বাঁধে।যেখানে শিখবেন: পর্ব ৪৭পর্ব ৫৯পর্ব ৬০
Write-back (cache policy)রাইট-ব্যাক
Cache-এর একটি write policy: store শুধু cache-এ লেখা হয় আর line-টিকে dirty চিহ্নিত করা হয়; line সরানোর সময়ই পুরো block নিচের স্তরে লেখা হয়। Pipeline-এর write-back ধাপ থেকে এটি আলাদা জিনিস।যেখানে শিখবেন: পর্ব ৪৭পর্ব ৫২পর্ব ৫৩
Write-back (WB)রাইট-ব্যাক
শেষ ধাপ: ALU-র ফল বা memory থেকে আনা মান destination register-এ লেখা; cache-এর write policy অর্থে এর মানে আলাদা — সেটি Write-back (cache policy) শব্দে দেওয়া আছে।যেখানে শিখবেন: পর্ব ৩৫
Write-invalidateরাইট-ইনভ্যালিডেট
লেখার আগে অন্য সব cache-এর কপি বাতিল করে দেওয়ার নীতি; MSI আর MESI এই ধরনের, আর আজকের প্রায় সব CPU এটিই ব্যবহার করে।যেখানে শিখবেন: পর্ব ৫৩
Write-throughরাইট-থ্রু
Cache-এর একটি write policy: store hit হলে cache-এর সাথে সাথে নিচের স্তরেও (L2 বা মেমরি) লেখা হয়, তাই নিচের কপি সবসময় হালনাগাদ থাকে। সাধারণত একটি write buffer-এর সাথে ব্যবহৃত হয়।যেখানে শিখবেন: পর্ব ৪৭পর্ব ৫৯পর্ব ৬০
Write-update (write-broadcast)রাইট-আপডেট
প্রতিটি লেখার নতুন মান অন্য সব cache-এর কপিতে পাঠিয়ে হালনাগাদ করার নীতি; প্রতিটি লেখায় bus খরচ হয় বলে কম ব্যবহৃত।যেখানে শিখবেন: পর্ব ৫৩

X

x86এক্স-এইটি-সিক্স
Intel-এর ১৯৭৮ সালের 8086 থেকে শুরু হওয়া CISC ISA পরিবার — ১৬, ৩২ আর ৬৪-বিট (x86-64) মোডসহ; PC আর server-এ সবচেয়ে প্রচলিত।যেখানে শিখবেন: পর্ব ২৫পর্ব ৩৫
x86-64এক্স-এইটি-সিক্স সিক্সটি-ফোর
Intel আর AMD-এর বেশিরভাগ PC ও server CPU-র ৬৪-বিট ISA; AMD প্রথম নকশা করে AMD64 নামে, পরে Intel-ও গ্রহণ করে।যেখানে শিখবেন: পর্ব ০১পর্ব ২১পর্ব ২৫
x87 FPUএক্স-এইটি-সেভেন
Intel 8087 coprocessor (১৯৮০) থেকে আসা x86-এর পুরোনো floating point unit, যা ভেতরে ৮০ বিটের extended precision-এ হিসাব করত।যেখানে শিখবেন: পর্ব ২৪পর্ব ২৫
XNOR (equivalence)এক্স-নর
XOR-এর উল্টো — দুটি ইনপুট সমান হলে 1; (A ⊕ B)′ = AB + A′B′.যেখানে শিখবেন: পর্ব ০৭পর্ব ১২
XOR (exclusive OR)এক্স-অর
দুটি ইনপুট আলাদা হলে 1, সমান হলে 0 দেয় এমন কাজ; A ⊕ B = A′B + AB′, বহু ইনপুটে বিজোড় সংখ্যক ইনপুট 1 হলে ফলও 1.যেখানে শিখবেন: পর্ব ০৭পর্ব ০৮পর্ব ১১

Y

Year 2038 problemইয়ার টুয়েন্টি থার্টি-এইট প্রবলেম
৩২ বিট signed time_t ২০৩৮ সালের ১৯ জানুয়ারি 03:14:07 UTC-র পর overflow করে ১৯০১ সালে ফিরে যাওয়ার সমস্যা।যেখানে শিখবেন: পর্ব ০৫

Z

Zba extensionজেড-বি-এ
RISC-V-র ঐচ্ছিক bit manipulation অংশ, যেখানে sh1add, sh2add, sh3add-এর মতো ঠিকানা-হিসাবের instruction আছে।যেখানে শিখবেন: পর্ব ২৮
Zero extensionজিরো এক্সটেনশন
Unsigned সংখ্যাকে বেশি বিটে নেওয়ার সময় নতুন বাঁয়ের সব বিটে ০ বসানো।যেখানে শিখবেন: পর্ব ০৫পর্ব ২৬পর্ব ২৯
Zero flag (Z)জিরো ফ্ল্যাগ
ALU-র ফলের সব বিট ০ হলে ১ হয় এমন flag; circuit হলো সব ফল-বিটের NOR, আর A − B-এর পর Z = 1 মানে A = B.যেখানে শিখবেন: পর্ব ১৩পর্ব ৩২পর্ব ৩৩
Zero registerজিরো রেজিস্টার
যে register পড়লে সবসময় ০ আসে আর লিখলে লেখা বাতিল হয়, যেমন RISC-V-এর x0, MIPS-এর $zero, AArch64-এর XZR.যেখানে শিখবেন: পর্ব ২৫পর্ব ২৬পর্ব ৩২
Zero-copyজিরো-কপি
CPU দিয়ে buffer থেকে buffer-এ কপি বাদ দিয়ে যন্ত্রকে সরাসরি আসল ডেটার page থেকে বা page-এ DMA করতে দেওয়ার কৌশল।যেখানে শিখবেন: পর্ব ৫২
Zicond extensionজি-আই-কন্ড এক্সটেনশন
RISC-V-এর একটি ঐচ্ছিক extension, যার czero.eqz আর czero.nez instruction শর্ত-register দেখে ফলকে শূন্য করে; দুটি মিলিয়ে শাখাহীন conditional select হয়।যেখানে শিখবেন: পর্ব ২৯

← কম্পিউটার আর্কিটেকচার ও ডিজিটাল লজিক কোর্সের হোম পেজে ফিরে যান